guten tag und hallo,
ich habe einen eagle-schalteplan den ich komplett in meinen fpga laden möchte. wie gehe ich da am besten vor?
(für meinen fpga nutze ich die web-ise von xilinx und ich poste dort poste ich die frage: wie eagle schaltplan importieren
)
kann ich über export > netlist den umgewandelten schaltplan wieder in die xilinx web-ise laden?
ist denn diese netlist überhaupt eine netlist (im richtigen format etc) wie sie in verilog (v)hdl benutzt wird?
der schaltplan ist ziemlich gross und ich möchte nicht alles neuzeichnen, sondern hätte gerne gewusst wie ich diesen in vhdl übersetzen kann.
danke für eure zeit, hilfe und ideen!
oliver
