SMD-Jumper oder Net-Divider, default = geschlossen, DRC-Error

Am 14.04.2015 um 13:11 schrieb Eduardo de Mier:

Hallo.

Ich habe ein Bauteil generiert, das mit ermöglicht, im Schaltplan als

auch im Layout zwei unterschiedliche Netze zu verbinden. DIese kann man

auf der Platine leicht trennen, indem man in der Mitte mit einem

Skalpell durchkratzt.

Leider generitert mit dieses Bauteil immer Fehler beim DRC, egal ob ich

die Verbindung zwischen beiden Pads mit einer Line oder einem Rectangle

machen.

Ohne Verbindung, also ein offener PCB-Jumper, gibt es keinen Fehler.

Bitte um Hilfe. Danke

 

Klar, das ist ja der Sinn des DRC.  Meine Vorgehensweise:  ich habe ein

Bauteil „Lötbrücke“ mit zwei Anschlüssen, ähnlich einem SMD-Widerstand

aber mit geringem Abstand und ohne Stoplack zwischen den Pads, und

jedenfalls OHNE Verbindung.  Damit bleiben die beiden Netze noch getrennt.

Ganz zum Schluss, wenn die LP fertig geroutet ist, zeichne ich im

Schaltplan eine Verbindung durch diese Brücke, damit werden die beiden

Netze zu einem mit nur einem Namen verbunden.  Dann zeichne ich im Board

eine schmale Leiterbahn über diese Lötbrücke.

Würde man die Netze früher verbinden, wäre das gefährlich beim Routen.

Würde man sie alternativ im Schaltplan nicht verbinden, entsteht

zwingend ein DRC-Fehler, den man billigen könnte.

Grüße, Hans

Danke.

Ich denke, ich bleibe bei meiner bisherigen Methode und "billige" die Fehler. Das nervt halt bei 4 Fehlern pro Jumper, muss aber nur einmal gemacht werden. Am Besten am Anfang.

Was ich nicht mag ist, am Ende eines Designs an X Dinge denken zu müssen. Das geht oft schief.

Ok. Denke das war's dann.

Am 14.04.2015 um 18:50 schrieb Eduardo de Mier:

Danke.

Ich denke, ich bleibe bei meiner bisherigen Methode und "billige" die

Fehler. Das nervt halt bei 4 Fehlern pro Jumper, muss aber nur einmal

gemacht werden. Am Besten am Anfang.

Was ich nicht mag ist, am Ende eines Designs an X Dinge denken zu

müssen. Das geht oft schief.

Ok. Denke das war's dann.

Es gibt auch eine DRC-Fehlerfreie Möglichkeit.

1. zwei SMDs mit entsprechendem Abstand

    (damit der DRC keine Clearance-Error erzeugt)

2. im tRestrict ein RECT zwischen den beiden SMDs

    (damit der AR nicht hindurch routet, oder man selber,

    ohne daß man eine Fehlermeldung bekommt)

3. im tFinsish einen WIRE über die beiden SMDs,

    die dann die gewollte Verbindung erledigen.

4. im CAM-Job in den jeweiligen Sektionen jeweils die

    Layer tFinnish bFinish aktivieren.

Wenn man das BRD zum LP-Hersteller sendet, und nicht die selbst

erstellten GERBER-Daten, muß man darauf hinweisen daß die Layer

tFinish bFinish zu den Kupferlagen eingeschaltet werden müssen.

Die Finish-Layer kann man nur dann nutzen, wenn man kein Finish

wie vergolden, versilbern, Carbondruck oder sonstige Veredelung

benötigt. Ansonsten kann man noch die Layer 53/54 benutzen, die

ebenfalls die Layerswapfunktion t/b besitzen (bei MIRROR) wie alle

anderen Layerpaare mit t.... b.... auch.

Dadurch ergibt sich im DRC kein Fehler, weil nur Kupferlayer* geprüft

werden, und der NET/SIGNAL-Name wie GND DGND AGND bleiben erhalten.

• Ist der Layer t/bStop & t/bName | t/bValue | t/bPlace eingeschaltet

werden diese Layer ebenfalls auf Verletzung der Stopmaske geprüft.

***

Um das Original zu lesen, und auch zuverlässig angehängte Dateien

bereitstellen zu können, benutzen Sie news.cadsoft.de und einen

funktionierenden News-Reader wie Thunderbird!

***

Mit freundlichen Grüßen / Best regards

Alfred Zaffran

--

______________________________________________________________

Alfred Zaffran              Support

CadSoft Computer GmbH       Hotline:   08635-698930

Pleidolfweg 15              FAX:       08635-698940

84568 Pleiskirchen          eMail: <alf@cadsoft.de>

                             Web:   <www.cadsoft.de>

Registergericht: Amtsgericht Traunstein HRB 5573

Geschaeftsfuehrer: Mark Whiteling

______________________________________________________________

Hallo Herr Zaffran.

Hab ich mir gedacht, dass Sie noch was finden. EAGLE ist nicht umsonst wo es ist.

Ich werde das testen.

Tatsächlich arbeiten viele chinesische PCB-Hersteller ausschließlich mit Gerber. Einige haben sogar EAGLE DRU und CAM zum Download (iteadstudio, ...). Da muss man halt dann Ihre Hinweise beachten und die Layer anschalten.

Was mir dabei gefällt ist die Möglichkeit einmal meine Tools := DRU... zu editieren und bei der Arbeit dann einen professionellen Fluss zu haben ohne Rumgestocher am Ende jedes Projekts und jeder kleinen Änderung.

Danke nochmal..

Ich bin also nicht der Einzige, der zwei Netze verbinden will. Das brauche

ich oft (z.B. im Schaltreglerlayout gibt es zwei GND oder bei ADC-Wandlern)

um AGND und GND an einem von mir bestimmten Punkt zu verbinden (und das nicht

dem Zufall = Polygon - zu überlassen).

Wäre ja schön wenn Cadsoft da mal eine elegantere Lösung finden würde!

Das bräuchte ja nur eine Liste von Netzen zu sein, die "kompatibel" (d.h.

DRC-fehlerfrei) zueinander sind. Das "Abnicken" der Fehler im DRC ist ihmo

nur ne Notlösung.

M.

Der Vorschlag ist sehr gut, finde ich. Es gibt jetzt zwei typische Fälle:

• einzelne Netze müssen an einem Punkt zusammengefaßt werden ohne vorgegebene Geometrie an der Stelle und
• mehrere Jumper mit fester Geometrie und der Eigenschaft "default=closed" sollen frei platziert werden.

Ersteres kann man sicher leicht über Listen/Gruppen von "friendly nets" implementieren.

Zweiteres ist nicht ohne weiteres elegant/intuitiv und ohne Fallstricke zu lösen.

Warten wir's ab.

Eduardo de Mier <noreply-189560@element14.com>:

Der Vorschlag ist sehr gut, finde ich. Es gibt jetzt zwei typische

Fälle:

• einzelne Netze müssen an einem Punkt zusammengefaßt werden ohne

vorgegebene Geometrie an der Stelle und

Ersteres kann man sicher leicht über Listen/Gruppen von "friendly nets"

implementieren.

Wenn ich da genauer drüber nachdenke, ist das mit "friendly nets" doch keine

so gute Idee. Mann könnte die ja versehentlich an anderer Stelle verbinden

und bekommt dann keine Warnung.

• mehrere Jumper mit fester Geometrie und der Eigenschaft

"default=closed" sollen frei platziert werden.

Zweiteres ist nicht ohne weiteres elegant/intuitiv und ohne Fallstricke

zu lösen.

Dann lieber die Netze mit einem speziellen Bauteil ("Jumper") verbinden. In

diesem Bauteil müsste man für bestimmte Kupferflächen ein spezielles Attribut

"no DRC Warning" definieren können.

M.

Eduardo de Mier <noreply-189560@element14.com>:

Der Vorschlag ist sehr gut, finde ich. Es gibt jetzt zwei typische

Fälle:

• einzelne Netze müssen an einem Punkt zusammengefaßt werden ohne

vorgegebene Geometrie an der Stelle und

Ersteres kann man sicher leicht über Listen/Gruppen von "friendly nets"

implementieren.

Wenn ich da genauer drüber nachdenke, ist das mit "friendly nets" doch keine

so gute Idee. Mann könnte die ja versehentlich an anderer Stelle verbinden

und bekommt dann keine Warnung.

• mehrere Jumper mit fester Geometrie und der Eigenschaft

"default=closed" sollen frei platziert werden.

Zweiteres ist nicht ohne weiteres elegant/intuitiv und ohne Fallstricke

zu lösen.

Dann lieber die Netze mit einem speziellen Bauteil ("Jumper") verbinden. In

diesem Bauteil müsste man für bestimmte Kupferflächen ein spezielles Attribut

"no DRC Warning" definieren können.

M.

Noch eine ganz simple Idee.

Wie wäre es, wenn Design Rules grundsätzlich keine Verletzungen melden, wenn diese ausschließlich durch Teile eines "Devices" verursacht werden?

Eduardo de Mier <noreply-189560@element14.com>:

Noch eine ganz simple Idee.

Wie wäre es, wenn Design Rules grundsätzlich keine Verletzungen melden,

wenn diese ausschließlich durch Teile eines "Devices" verursacht werden?

Das müsste aber dann wenigstens im Libeditor gemeldet werden, sonst kriegt

man Fehler in Bauteilen nicht mit. Und die Fehler sind abhängig von den DRC-

Einstellungen, das eine Bauteil mag in Board A gehen, fliegt in Board B

jedoch wegen anderer DRC-Einstellungen raus - also eher nicht so gute Idee.

Ist schon gut, dass die DRC alles checkt, auch Dinge, die man im PCB gar

nicht getan hat (sondern im Libeditor).

M.