Bestückungsdruck gegen Vias prüfen.

Am 22.04.2015 um 12:21 schrieb Eduardo de Mier:

Ich nutze tnames für den Bestückungsdruck.

Was sehr praktisch ist, ist dass man tstop einblenden kann und dann über

DRC Überschneidungen findet.

Leider habe ich noch nicht rausgekriegt, wie man prüft, ob die "names"

auf einer Via-Bohrung liegen.

Einfach tNames einschalten und tStop, sofern die Via eine Stop-Maske

erzeugt.

***

Um das Original zu lesen, und auch zuverlässig angehängte Dateien

bereitstellen zu können, benutzen Sie news.cadsoft.de und einen

funktionierenden News-Reader wie Thunderbird!

***

Mit freundlichen Grüßen / Best regards

Alfred Zaffran

--

______________________________________________________________

Alfred Zaffran              Support

CadSoft Computer GmbH       Hotline:   08635-698930

Pleidolfweg 15              FAX:       08635-698940

84568 Pleiskirchen          eMail: <alf@cadsoft.de>

                             Web:   <www.cadsoft.de>

Registergericht: Amtsgericht Traunstein HRB 5573

Geschaeftsfuehrer: Mark Whiteling

______________________________________________________________

Danke, soweit war ich schon selbst. Siehe oben.

Es geht um die Bohrungen.

Ich entnehme Ihrer Antwort, dass eine Überprüfung nicht möglich ist.

Am 27.04.2015 um 11:24 schrieb Eduardo de Mier:

Danke, soweit war ich schon selbst. Siehe oben.

Es geht um die Bohrungen.

Ich entnehme Ihrer Antwort, dass eine Überprüfung nicht möglich ist.

Nur über die Stopmaske.

Sie könnten zum testen die Stopmaske erzeugen lassen,und anschließend

wieder abschalten.

GROUP ALL;

CHANGE Stop on (>0 0);

DRC ...

GROUP ALL;

CHANGE Stop off (>0 0);

Der Durchmesser der VIAs kann auch entsprechend behandelt werden,

CHANGE Diameter 0 (>0 0);

was aber den Nachteil hat, daß man dann nicht mehr die unterschiedlichen

Diameter automatisch zurückstellen kann, sofern es unterschiedliche

Werte waren.

Die Masken der VIAs kann man im Board ein/aus-schalten,

die von Packages nur in der LBR und dann UPDATE ...

***

Um das Original zu lesen, und auch zuverlässig angehängte Dateien

bereitstellen zu können, benutzen Sie news.cadsoft.de und einen

funktionierenden News-Reader wie Thunderbird!

***

Mit freundlichen Grüßen / Best regards

Alfred Zaffran

--

______________________________________________________________

Alfred Zaffran              Support

CadSoft Computer GmbH       Hotline:   08635-698930

Pleidolfweg 15              FAX:       08635-698940

84568 Pleiskirchen          eMail: <alf@cadsoft.de>

                             Web:   <www.cadsoft.de>

Registergericht: Amtsgericht Traunstein HRB 5573

Geschaeftsfuehrer: Mark Whiteling

______________________________________________________________

Eduardo de Mier <noreply-189560@element14.com> wrote:

Danke, soweit war ich schon selbst. Siehe oben.

Es geht um die Bohrungen.

Ich entnehme Ihrer Antwort, dass eine Überprüfung nicht möglich ist.

Das impliziert, dass Du Vias mit Stopploack versiehts. Das ist schonmal

Geschmacks/Haltbarkeitsfrage.  Du kannst aber mal vorruebergehend  alle Vias

vom Stopplack freistellen, dann werden dir Kollisionen von Vias mit dem

Bestueckungslack angezeigt. Oder meinst Du NDK Bohrungen? Dann sollte der

Dimensionslayer 20 beim DRC eingeschaltet werden.

--

Uwe Bonnes                bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik  Schlossgartenstrasse 9  64289 Darmstadt

-

Tel. 06151 162516 -

Fax. 06151 164321 -

Ich meine ganz normale Vias. Wie die meisten Anwender habe ich diese natürlich nicht   vom LStop freigestellt.

Die Lösung durch Hr. Zafran ist für mich praktikabel.

Ich lerne immer mehr, dass EAGLE erst mit Beherrschung von SCR bzw ULP so richtig Sinn macht. Dann ist es jedoch ziemlich mächtig und gut konfigurierbar.

Danke an Alle.

Nachtrag:

Natürlich ist ein Unterschied zw. der Fläche der Via und der Bohrung. Ich mache sehr enge HF-Platinen. Da lege ich oft einen Referenzbezeichner leicht über den Rand einer Via. Dabei ist immer noch genug Abstand zur Bohrung. Nun bekomme ich massenweise ungewünschte Fehler dafür, die ich alle durchsehen muss.

Das ist sozusagen auch wieder subideal.

Eduardo de Mier schrieb:

Ich meine ganz normale Vias. Wie die meisten Anwender habe ich diese

natürlich nicht   vom LStop freigestellt.

Und damit machst Du - wie die meisten Anwender - etwas grundlegend

falsch. :-\

Irrtum 7:

<http://www.elektronikpraxis.vogel.de/dossiers/baugruppendesign/articles/370793/index3.html>

<http://www.eaglecentral.ca/forums/index.php/t/24447/122501343bbf5deb06d7f6ac7ecfa16e/>

Tilmann

Am 27.04.2015 um 17:16 schrieb Tilmann Reh:

Eduardo de Mier schrieb:

 

Ich meine ganz normale Vias. Wie die meisten Anwender habe ich diese

natürlich nicht   vom LStop freigestellt.

 

Und damit machst Du - wie die meisten Anwender - etwas grundlegend

falsch. :-\

 

Irrtum 7:

<http://www.elektronikpraxis.vogel.de/dossiers/baugruppendesign/articles/370793/index3.html>

 

<http://www.eaglecentral.ca/forums/index.php/t/24447/122501343bbf5deb06d7f6ac7ecfa16e/>

 

Tilmann

 

Paßt. Danke.

Hallo,

wie von Tillman gut beschrieben und in dem Artikel der EP dargestellt

sollte man es vermeiden Vias einfach mit Lötstopplack zu verschließen.

Aber auch hier gibt es Lösungen, wie z.B ein plugged & covered via. Hier

wird das Via ein-oder beidseitig mit einem nichtleitenden Material

verschlossen und anschließend mit Lötstopplack überduckt.

Eine weitere Möglichkeit bietet ein filled & covered via, wo das Via mit

einer nichtleitenden Paste gefüllt und mit Lötstopplack überzogen wird.

Dies ist ein- und beidseitig möglich.

Viele Grüße

Kay

--

Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca