Guten Tag, ich raufe mir die Haare bzgl. folgendem Fehler:
- vias mit drill = minimum drill aus den design rules (0.3mm) werden vom DRC (pcb-pool standard, eurocircuits class 6 mit min drill =0.3mm) als drill size Fehler beanstanded.
- Löcher mit gleicher drill size (0.3mm) beanstanded der DRC nicht.
- Vias mit gleicher drill size (0.3mm) aus älteren Projekten werden nicht beanstanded.
Ist bei mir mit eagle 7.3.0 und 7.4.0 unter Win 7 proff. aufgetreten.
Hab ich was übersehen?
