element14 Community
element14 Community
    Register Log In
  • Site
  • Search
  • Log In Register
  • Community Hub
    Community Hub
    • What's New on element14
    • Feedback and Support
    • Benefits of Membership
    • Personal Blogs
    • Members Area
    • Achievement Levels
  • Learn
    Learn
    • Ask an Expert
    • eBooks
    • element14 presents
    • Learning Center
    • Tech Spotlight
    • STEM Academy
    • Webinars, Training and Events
    • Learning Groups
  • Technologies
    Technologies
    • 3D Printing
    • FPGA
    • Industrial Automation
    • Internet of Things
    • Power & Energy
    • Sensors
    • Technology Groups
  • Challenges & Projects
    Challenges & Projects
    • Design Challenges
    • element14 presents Projects
    • Project14
    • Arduino Projects
    • Raspberry Pi Projects
    • Project Groups
  • Products
    Products
    • Arduino
    • Avnet & Tria Boards Community
    • Dev Tools
    • Manufacturers
    • Multicomp Pro
    • Product Groups
    • Raspberry Pi
    • RoadTests & Reviews
  • About Us
  • Store
    Store
    • Visit Your Store
    • Choose another store...
      • Europe
      •  Austria (German)
      •  Belgium (Dutch, French)
      •  Bulgaria (Bulgarian)
      •  Czech Republic (Czech)
      •  Denmark (Danish)
      •  Estonia (Estonian)
      •  Finland (Finnish)
      •  France (French)
      •  Germany (German)
      •  Hungary (Hungarian)
      •  Ireland
      •  Israel
      •  Italy (Italian)
      •  Latvia (Latvian)
      •  
      •  Lithuania (Lithuanian)
      •  Netherlands (Dutch)
      •  Norway (Norwegian)
      •  Poland (Polish)
      •  Portugal (Portuguese)
      •  Romania (Romanian)
      •  Russia (Russian)
      •  Slovakia (Slovak)
      •  Slovenia (Slovenian)
      •  Spain (Spanish)
      •  Sweden (Swedish)
      •  Switzerland(German, French)
      •  Turkey (Turkish)
      •  United Kingdom
      • Asia Pacific
      •  Australia
      •  China
      •  Hong Kong
      •  India
      •  Korea (Korean)
      •  Malaysia
      •  New Zealand
      •  Philippines
      •  Singapore
      •  Taiwan
      •  Thailand (Thai)
      • Americas
      •  Brazil (Portuguese)
      •  Canada
      •  Mexico (Spanish)
      •  United States
      Can't find the country/region you're looking for? Visit our export site or find a local distributor.
  • Translate
  • Profile
  • Settings
Autodesk EAGLE
  • Products
  • More
Autodesk EAGLE
EAGLE Support (Deutsch) Kupferfreistellung und Vias in Innenlagen
  • Blog
  • Forum
  • Documents
  • Events
  • Polls
  • Files
  • Members
  • Mentions
  • Sub-Groups
  • Tags
  • More
  • Cancel
  • New
Join Autodesk EAGLE to participate - click to join for free!
Actions
  • Share
  • More
  • Cancel
Forum Thread Details
  • Replies 1 reply
  • Subscribers 179 subscribers
  • Views 419 views
  • Users 0 members are here
Related

Kupferfreistellung und Vias in Innenlagen

autodeskguest
autodeskguest over 16 years ago

Hallo,

 

ich sitze gerade an meinen ersten 4-Lagen-Projekt mit Eagle (5.5 unter

Linux). Dabei sind folgende Fragen aufgetaucht:

 

1) Meine Innenlagen sind NICHT als Supply-Layer definiert, da ich auch

    (neben den großen Versorgungs-Polygonen) Signale über diese routen

    muss. Die Platinenhersteller geben immer eine Freistellung der

    Innenlagen an (also Minimalabstand Bohrung/Kupfer).

    Bei Polygonen kann ich diesen Abstand per "Isolate" einstellen. Aber

    bei Signalen (Wires, Routes)? Sehe ich es richtig, dass es dann keine

    Möglichkeit gibt diese Freistellung/Abstand per DRC zu prüfen?

    Einstellungen über Netzklassen machen hier auch keine Sinn, da diese

    Abstände nur auf den Innenlagen eingehalten werden müssen.

 

2) Ist vom Leiterplattenhersteller auf den Innenlagen ein größerer

    Restring bei Vias gefordert (manche wollen das) kann ich dies im

    DRC-Dialog einstellen.

    Da Eagle allerdings auch einen Kupferring auf nicht angeschlossenen

    Innenlagen generiert, muss ich somit nebeneinander liegende

    Durchkontaktierungen weiter außeinander ziehen. Sonst bekomme ich

    einen Kurzschluss auf der Innenlage.

    Daher: Können die Kupferringe auch den Innenlagen bei nicht

    kontaktiertem Via irgendwie abgeschaltet werden?

 

Gruß

 

Clemens

 

  • Sign in to reply
  • Cancel
  • Richard_H
    Richard_H over 16 years ago

    Clemens Gerlach schrieb:

    Hallo,

     

    ich sitze gerade an meinen ersten 4-Lagen-Projekt mit Eagle (5.5 unter

    Linux). Dabei sind folgende Fragen aufgetaucht:

     

    1) Meine Innenlagen sind NICHT als Supply-Layer definiert, da ich auch

       (neben den großen Versorgungs-Polygonen) Signale über diese routen

       muss. Die Platinenhersteller geben immer eine Freistellung der

       Innenlagen an (also Minimalabstand Bohrung/Kupfer).

       Bei Polygonen kann ich diesen Abstand per "Isolate" einstellen. Aber

       bei Signalen (Wires, Routes)? Sehe ich es richtig, dass es dann keine

       Möglichkeit gibt diese Freistellung/Abstand per DRC zu prüfen?

       Einstellungen über Netzklassen machen hier auch keine Sinn, da diese

       Abstände nur auf den Innenlagen eingehalten werden müssen.

     

    2) Ist vom Leiterplattenhersteller auf den Innenlagen ein größerer

       Restring bei Vias gefordert (manche wollen das) kann ich dies im

       DRC-Dialog einstellen.

       Da Eagle allerdings auch einen Kupferring auf nicht angeschlossenen

       Innenlagen generiert, muss ich somit nebeneinander liegende

       Durchkontaktierungen weiter außeinander ziehen. Sonst bekomme ich

       einen Kurzschluss auf der Innenlage.

       Daher: Können die Kupferringe auch den Innenlagen bei nicht

       kontaktiertem Via irgendwie abgeschaltet werden?

     

    Gruß

     

    Clemens

     

     

    Zu 2)

    Jedes Via und Pad hat in den Innenlagen einen Restring nach den

    Vorgaben aus den Design-Regeln. Egal ob angeschlossen oder nicht.

     

    Zu 1) Die Vorgaben zu den Mindestabständen werden global in den

    Design-Regeln definiert und gelten für alle Lagen, egal ob Innen-

    oder Außenlayer. Das Polygon hält diese Vorgaben, auch die aus

    den Netzklassen und den Isolate-Wert des Polygons automatisch ein.

    Daher prüft der DRC diese Werte gegenüber einem Polygon nicht.

     

     

    --

    Mit freundlichen Gruessen / Best regards

    Richard Hammerl

    CadSoft Support -- hotline@cadsoft.de

    FAQ: http://www.cadsoft.de/faq.htm

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
element14 Community

element14 is the first online community specifically for engineers. Connect with your peers and get expert answers to your questions.

  • Members
  • Learn
  • Technologies
  • Challenges & Projects
  • Products
  • Store
  • About Us
  • Feedback & Support
  • FAQs
  • Terms of Use
  • Privacy Policy
  • Legal and Copyright Notices
  • Sitemap
  • Cookies

An Avnet Company © 2025 Premier Farnell Limited. All Rights Reserved.

Premier Farnell Ltd, registered in England and Wales (no 00876412), registered office: Farnell House, Forge Lane, Leeds LS12 2NE.

ICP 备案号 10220084.

Follow element14

  • X
  • Facebook
  • linkedin
  • YouTube