Aus einem SMD PAD und einem Polygon, beide im layer 16 (bottom), habe ich
ein neues Package gebaut.
Im Board bemängelt der DRC aber dann die mangelnde clearance zwischen
beiden. Sie überlappen sich ja auch vorsätzlich.
Wie kann ich ihn davon überzeugen, daß beides zum selben Potential gehört?
Gruß
Sören