Actions
Forum Thread Details
  • State Not Answered
  • Replies 4 replies
  • Subscribers 190 subscribers
  • Views 950 views
  • Users 0 members are here
Related

Probleme mit Kupferflächen

rholze

Hallo Zusammen,

 

ich habe, leider, nicht viel Erfahrung mit Eagle. Nun habe ich in der Freeware Version 5.11 mal eine Schaltung erstellt, bei der ich die Versorgungsspannungen VCC, GND und 3.3V mit Kupferflächen (Polygonen) Füllen lassen möchte. Auf der Abbildung ist die Oberseite mit dem GND-Layer zu sehen. Ach ja, die Platine ist 28x39 mm groß.

 

Hier nun meine Fragen:

 

1.) Warum wird die Kupferfläche nicht bis zum Rand gefüllt? Ich habe leider keine Einstellmöglichkeit gefunden dies zu tun.

2.) Die Pinreihen ganz links und ganz rechts haben GND als Potential, warum werden diese nicht gefüllt, und umschlossen wie die SMD-Pads?

3.) In der Vierergruppe (aus der 2er und der 3er Stiftleiste die oberen vier) links oben und rechts unten haben auch GND als Potential (siehe den schmalen gelben Airwire). Sie Wurden nicht verbunden, und auch nicht mit der Massefläche umschlossen. Da diese immer wieder erst bei RATSNEST neu berechnet wird, bringt es auch nichts, wenn ich hier per Hand zusätzliche Leiterbahnen verlege. Beim nächsten Aufruf wird dann die Polygonfläche verkürzt, um wieder nicht die Leiterbahnen zu berühren. Trotz gleichem Potentials!

image

Gibt es vielleicht eine einfache Lösung für mich?

 

Vielen Dank

Ronald

Attachments:
Piccolino2.brd.zip
Parents
  • 0

    Hallo Ronald,

     

    zu 1. Menü Bearbeiten\Design-Regeln...,

           im Tab Distance Copper/Dimension auf 0 setzen.

    zu 2. Diese Thermals verringern die thermische Kapazität des Pads.

           Diese Option ist standardmäßig bei Polygonen aktiviert.

           Sie kann mit "change thermals on|off" geändert werden.

     

    Ich hoffe, dass Dich das weiterbringt.

     

    Gruß Heiko

     

  • 0 in reply to e14 Contributor

    Hallo Heiko,

     

    super vielen Dank. Die erste Antwort hat mir schon viel geholfen, da durch das Ausdehnen der Kupferfläche bis zum Rand auch weniger Teilstücke gebildet werden. Ob ich Thermals dann an- oder ausschalte bringt keine wesentliche Verbesserung. Die äußersten Kontakte werden nun von drei Seiten angebunden. Das reicht mir.

     

    Ich habe aber immer noch das Problem, dass bei mir anscheinend gleiche Potentiale nicht erkannt werden (siehe in der Garfik links).

     

    image

     

    Im blauen Kreis müssten eigentlich die Verbindungen, die ich blau dargestellt habe alle miteinander verbunden werden. Ich habe leider keine Ahnung warum das nicht geschieht?? Vielleicht kann mir dabei ja noch jemand weiter helfen. Wie schon beschrieben, eine Änderung von Hand bringt nichts, wenn ich´s dann zum PCB-Hersteller schicke, und der die Ratsnest neu berechnet, ist die elektr. Verbindung nicht mehr gegeben.

     

    Nachmal vielen Dank

    Ronald

Reply
  • 0 in reply to e14 Contributor

    Hallo Heiko,

     

    super vielen Dank. Die erste Antwort hat mir schon viel geholfen, da durch das Ausdehnen der Kupferfläche bis zum Rand auch weniger Teilstücke gebildet werden. Ob ich Thermals dann an- oder ausschalte bringt keine wesentliche Verbesserung. Die äußersten Kontakte werden nun von drei Seiten angebunden. Das reicht mir.

     

    Ich habe aber immer noch das Problem, dass bei mir anscheinend gleiche Potentiale nicht erkannt werden (siehe in der Garfik links).

     

    image

     

    Im blauen Kreis müssten eigentlich die Verbindungen, die ich blau dargestellt habe alle miteinander verbunden werden. Ich habe leider keine Ahnung warum das nicht geschieht?? Vielleicht kann mir dabei ja noch jemand weiter helfen. Wie schon beschrieben, eine Änderung von Hand bringt nichts, wenn ich´s dann zum PCB-Hersteller schicke, und der die Ratsnest neu berechnet, ist die elektr. Verbindung nicht mehr gegeben.

     

    Nachmal vielen Dank

    Ronald

Children
  • 0 in reply to Richard_H

    Hallo Richard,

     

    also, Tip 1 habe ich leider nicht. Bei den Clearance-Werten für same signal habe ich kein Pad-Pad. Nur Smd - mit Smd od.Pad od. Via.

     

    Tip 2 war die Lösung: Mit Strichstärke 0.1524 statt 0.2789 mm werden die Lücken gefüllt. Die Flächen gehen bis an die Bohrungen, und auch die fehlende Verbindung der GND Wire zwischen den beiden Bohrungen wurde verlegt. Wirklich spitzfindig der Eagle.

     

    Tip 3 nicht mehr ausprobiert.

     

    Nochmal vielen Dank

    Ronald

  • 0 in reply to rholze

    Am 12.07.2011 15:21, schrieb rholze:

    Hallo Heiko,

     

    super vielen Dank. Die erste Antwort hat mir schon viel geholfen, da durch das Ausdehnen der Kupferfläche bis zum Rand auch weniger Teilstücke gebildet werden. Ob ich Thermals dann an- oder ausschalte bringt keine wesentliche Verbesserung. Die äußersten Kontakte werden nun von drei Seiten angebunden. Das reicht mir.

     

    Ich habe aber immer noch das Problem, dass bei mir anscheinend gleiche Potentiale nicht erkannt werden (siehe in der Garfik links).

     

      Image:Ausschnitt.jpg

     

    Im blauen Kreis müssten eigentlich die Verbindungen, die ich blau dargestellt habe alle miteinander verbunden werden. Ich habe leider keine Ahnung warum das nicht geschieht?? Vielleicht kann mir dabei ja noch jemand weiter helfen. Wie schon beschrieben, eine Änderung von Hand bringt nichts, wenn ich´s dann zum PCB-Hersteller schicke, und der die Ratsnest neu berechnet, ist die elektr. Verbindung nicht mehr gegeben.

     

    Nachmal vielen Dank

    Ronald

     

     

    Hallo,

     

    leider ist das Bild nicht auf nntp mitgekommen... Ich habe auf

    element14.com spicken müssen... image

     

    Was Sie prüfen sollten:

     

     

    • In den Design-Regeln den Clearance-Wert für Same signals (Pad-Pad)

        Setzen Sie denmal auf 0.

     

     

    • Die Strichstärke des Polygons ist im Verhältnis zu den Leiterbahnen

        wesentlich größer. Ändern Sie diese doch mal auf einen etwas

        kleineren Wert.

     

     

    • Welcher Wert ist in den Design-Regeln unter Supply für Thermal,

        Isolate eingestellt. Ist dieser größer als der Clearance-Wert

        zwischen unterschielichen Signalen?

     

    --

    Mit freundlichen Gruessen / Best regards

    Richard Hammerl

      CadSoft Support -- hotline@cadsoft.de

      FAQ: http://www.cadsoft.de/faq.htm