Actions
Forum Thread Details
  • State Not Answered
  • Replies 3 replies
  • Subscribers 167 subscribers
  • Views 249 views
  • Users 0 members are here
Related

Vias in Restrict Area

Former Member

Hallo,

 

ich habe mehrere Vias in eine b-Restrict bzw- t-Restrict Area, die jedoch auf alle Fälle mit "gedruckt" werden müssen vom Leiterplattenhersteller. Könnt ihr mir sagen, ob die Vias nun berücksichtigt werden, oder ob sie vom Leiterplattenhersteller einfach entfernt werden, da sie in der Restrict Area liegen? Bei manchen Vias, die jedoch nicht zur Funktion beitragen (gehören aber zum Bauteil), habe ich um den Abstand zu hohen Potentialen zu erhöhen t-und b-Restrict Flächen über die Vias gezogen. DRC meldet bei den beschriebenen Problemen auch Restrict Fehler. Wäre schön wenn ihr mir bei beiden Problemen helfen könntet!

 

Danke für eure Mühe im Voraus!

 

Gruß

  • 0

    Keiner einen Plan wie sich das verhält mit den Restrict Flächen??

  • 0 in reply to Former Member

    Tobias Gäde schrieb:

    Keiner einen Plan wie sich das verhält mit den Restrict Flächen??

     

     

     

    Was denn, am Sonntag nachmittag hat sich kein Profi geäussert? Komisch...

     

    Es ist ganz prinzipiell sinnvoll, deinem LP-Hersteller Gerber-Daten zu

    schicken, nicht Eagle-Boarddateien. Diese erzeugt dir der CAM-Prozessor,

    mit GPreview kannst du die fertigen Daten ansehen und auf Plausibilität

    prüfen.

     

    Die Restricts dienen dazu, dass Kupfer-Polygone (und vermutlich auch der

    Autorouter, den ich nicht nutze) hier nicht automatisch weiterlaufen.

    Wenn du von Hand da was reinlegst, bekommst du einen DRC-Fehler, den du

    beheben oder aber auch billigen kannst. Dein Via wird aber mit

    ausgegeben, dein Layout an dieser Stelle nicht verändert.

     

    Grüße,

    Christoph

     

  • 0 in reply to Former Member

    Am 27.02.2012 07:12, schrieb Christoph Holdinghausen:

    Tobias Gäde schrieb:

    >> Keiner einen Plan wie sich das verhält mit den Restrict Flächen??

    >>

    >

     

    Was denn, am Sonntag nachmittag hat sich kein Profi geäussert? Komisch...

     

    Es ist ganz prinzipiell sinnvoll, deinem LP-Hersteller Gerber-Daten zu

    schicken, nicht Eagle-Boarddateien. Diese erzeugt dir der CAM-Prozessor,

    mit GPreview kannst du die fertigen Daten ansehen und auf Plausibilität

    prüfen.

     

    Die Restricts dienen dazu, dass Kupfer-Polygone (und vermutlich auch der

    Autorouter, den ich nicht nutze) hier nicht automatisch weiterlaufen.

     

    Aber auch der Anwender sollte da nicht (manuell) hinein routen, denn

    sonst bräuchte es den Restrict ja nicht.

     

     

    Wenn du von Hand da was reinlegst, bekommst du einen DRC-Fehler, den du

    beheben oder aber auch billigen kannst. Dein Via wird aber mit

    ausgegeben, dein Layout an dieser Stelle nicht verändert.

     

    Grüße,

    Christoph

     

    Wozu dann der Restrict?

    Entweder darf da kein Kupfer hin, also auch keine Via, oder eben doch,

    dann aber keinen Restrict. Das ist ein Widerspruch in sich.

     

     

     

    Dann sollte die Restrict-Fläche auch so gestaltet sein, daß die Vias

    davon ausgenommen sind. image

     

     

    Mit freundlichen Grüßen / Best regards

     

    Alfred Zaffran

    --

    ______________________________________________________________

    Alfred Zaffran              Support

    CadSoft Computer GmbH       Hotline:   08635-698930

    Pleidolfweg 15              FAX:       08635-698940

    84568 Pleiskirchen          eMail: <alf@cadsoft.de>

                                 Web:   <www.cadsoft.de>

    Registergericht: Amtsgericht Traunstein HRB 5573

    Geschäftsführer: Thomas Liratsch

    ______________________________________________________________

     

    EAGLE V6 availabe now!