Hallo zusammen,
vielleicht bin ich zu blöd zum Suchen, aber zum Stichwort "Micro Via" finde ich in der Diskussionsliste nichts.
Problem:
Ein Modul (SL808x von Sierra Wireless) im LGA-Gehäude (Land Grid Array) verlangt Micro-Vias zur Wärmeabfuhr zwischen den Land-Patterns auf der Unterseite des Moduls. Die gegenüberliegende Seite der Platte soll dabei als Massefläche ausgelegt sein - ohne Bestückung natürlich, um die Wärmeabfuhr zu verbessern...
Ich nutze EAGLE 6.2.0. Im Part Editor kann ich nur PADs setzen, keine VIAs. Für die Land Patterns natürlich SMDs im Top-Layer, im Bottom-Layer ein großes SMD für die Massefläche, zwischen den Land Patterns PADs für die Micro-Vias, da sie die Land Patterns nicht überlappen sollen, alles auf GND im Device miteinander verbunden. Im DRC gibt es eine Stellschraube für Micro-Vias: Bohrdurchmesser kleiner kleinster Bohrdurchmesser == Micro-Via. Setze ich im Part PADs mit Bohrdurchmesser kleiner kleinster Bohrdurchmesser, erwarte ich dafür ein Micro-Via. Da sich die PADs und SMDs (Massefläche auf Unterseite) überlappen im DRC/Clearence die Minimum Clearence Same Signal alles auf NULL und im DRC/Sizes die Min. Micro Via auf kleiner Bohrdurchmesser PADs. Soweit zur Theorie und umgesetzten Praxis.
Nutze ich das so erstellte Device meldet der DRC einiges:
- Clearence Fehler der PADs (erhoffte Micro-Vias) zu den SMDs (Land Pattern)
- Drill Size Fehler wegen zu kleiner Bohrungen der PADs
- Overlap Fehler zwischen den PADs und den SMDs (wobei im Part die PADs so klein definiert sind, daß sie eigentlich zwischen die SMDs passen, nur der DRC macht sie wieder größer, warum auch immer)
Mein Fragen:
1. Wie bekomme ich Micro-Vias in ein Part? Version 6.2!
2. Was mache ich, damit die Clearence und Overlap Fehler nicht kommen?
3. Kann das mit Micro-Vias überhaupt ohne Drill Size Fehler funktionieren?
4. Gibt es für so ein Modul, also mit Micro-Vias auf SMDs, ein Beispiel in einer Library für 6.2?
Danke für eine Antwort!
Harald
