DRC erzeugt massenhaft Fehler für eigenes Device

Am 28.10.2010 09:41, schrieb Bernd Wokatsch:

Hallo,

 

ich habe für eine Folientastatur-Leiterplatte ein Tasten-Package

entworfen, welches SMDs, Polygone, Kreisbögen etc. enthält.

Wenn ich die Leiterplatte mit den Tasten vom DRC prüfen lasse,

bekomme ich mehrere tausend Fehler angezeigt.

Die Fehlermeldungen beziehen sich auf das selbst generierte

Tasten-Device und gehen von 'Clearance, Overlap' bis zu '(Polygon)width'.

Kann man den DRC dazu bringen, dieses selbst erstellt Device aus

den Prüfungen auszunehmen?

Es ist nämlich äusserst mühsam, alle angezeigten Fehler 'abzunicken'

nur um eventuell einen berechtigten Fehler zu finden.

Vielen Dank

 

Bernd Wokatsch

In Packages darf kein WIRE/ARC/POLYGON/RECT enthalten sein,

da diesen Elementen keine SIGNALname zugeordnet werden kann,

und dadurch immer einen DRC-Fehler verursachen.

Wie muß denn die Struktur aussehen?

Senden Sie mir doch mal die LBR mit dem Package.

Mit freundlichen Grüßen / Best regards

Alfred Zaffran

--

_____________________________________________________________

Alfred Zaffran              Support

CadSoft Computer GmbH       Hotline:   08635-698930

Pleidolfweg 15              FAX:       08635-698940

84568 Pleiskirchen          eMail: <alf@cadsoft.de>

                             Web:   <www.cadsoft.de>

Registergericht: Amtsgericht Traunstein HRB 5573

Geschäftsführer: Dipl.-Ing. Klaus Schmidinger, Bodo Badnowitz

_____________________________________________________________

Hallo,

"A. Zaffran" <alf@cadsoft.de> schrieb im Newsbeitrag

news:iabqq0$8ca$1@cheetah.cadsoft.de...

In Packages darf kein WIRE/ARC/POLYGON/RECT enthalten sein,

da diesen Elementen keine SIGNALname zugeordnet werden kann,

und dadurch immer einen DRC-Fehler verursachen.

Hier muss wohl eine Verwechslung vorliegen?

Ein Package nur aus SMDs und Pads wäre wohl wenig hilfreich ^^

Die Frage ist doch wohl eher: welche Fehler werden generiert, oder?

Sind es falsche Layer (t/bPlace) oder Überlappungen (t/bDocu über Pads/SMDs

nicht vergessen!).

Auch etwaig unvorteilhaft platzierte Sperrflächen klingen plausibel - diese

also auch nochmal prüfen.

Ich tippe daher erst mal auf die falsche Layer Wahl bei den genannten

Zeichenwerkzeugen, da man OHNE diese ein Package faktisch gar nicht wirklich

definieren kann

Mit freundlichen Grüßen / Best regards

 

Alfred Zaffran

Ciao...

M.Mancini schrieb:

>> In Packages darf kein WIRE/ARC/POLYGON/RECT enthalten sein,

>> da diesen Elementen keine SIGNALname zugeordnet werden kann,

>> und dadurch immer einen DRC-Fehler verursachen.

 

Hier muss wohl eine Verwechslung vorliegen?

Ein Package nur aus SMDs und Pads wäre wohl wenig hilfreich ^^

Ganz offensichtlich bezog sich diese Aussage auf Kupfer-Ebenen - dieses

Thema hatten wir ja schon etliche Male, das konnte man m.E. kaum falsch

verstehen, auch wenn es nicht so präzise/explizit ausgedrückt wurde.

Tilmann

Am 30.10.2010 09:47, schrieb Tilmann Reh:

M.Mancini schrieb:

 

>>> In Packages darf kein WIRE/ARC/POLYGON/RECT enthalten sein,

>>> da diesen Elementen keine SIGNALname zugeordnet werden kann,

>>> und dadurch immer einen DRC-Fehler verursachen.

>>

>> Hier muss wohl eine Verwechslung vorliegen?

>> Ein Package nur aus SMDs und Pads wäre wohl wenig hilfreich ^^

 

Ganz offensichtlich bezog sich diese Aussage auf Kupfer-Ebenen - dieses

Thema hatten wir ja schon etliche Male, das konnte man m.E. kaum falsch

verstehen, auch wenn es nicht so präzise/explizit ausgedrückt wurde.

 

Tilmann

Dazu brauche ich nichts mehr zu sagen, außer 100%.

Mit freundlichen Grüßen / Best regards

Alfred Zaffran

--

_____________________________________________________________

Alfred Zaffran              Support

CadSoft Computer GmbH       Hotline:   08635-698930

Pleidolfweg 15              FAX:       08635-698940

84568 Pleiskirchen          eMail: <alf@cadsoft.de>

                             Web:   <www.cadsoft.de>

Registergericht: Amtsgericht Traunstein HRB 5573

Geschäftsführer: Dipl.-Ing. Klaus Schmidinger, Bodo Badnowitz

_____________________________________________________________

Am 03.11.2010 09:00, schrieb A. Zaffran:

Am 30.10.2010 09:47, schrieb Tilmann Reh:

>> M.Mancini schrieb:

>>

>>>> In Packages darf kein WIRE/ARC/POLYGON/RECT enthalten sein,

>>>> da diesen Elementen keine SIGNALname zugeordnet werden kann,

>>>> und dadurch immer einen DRC-Fehler verursachen.

>>>

>>> Hier muss wohl eine Verwechslung vorliegen?

>>> Ein Package nur aus SMDs und Pads wäre wohl wenig hilfreich ^^

>>

>> Ganz offensichtlich bezog sich diese Aussage auf Kupfer-Ebenen - dieses

>> Thema hatten wir ja schon etliche Male, das konnte man m.E. kaum falsch

>> verstehen, auch wenn es nicht so präzise/explizit ausgedrückt wurde.

>>

>> Tilmann

 

Dazu brauche ich nichts mehr zu sagen, außer 100%.

Ja...  aber das IST ein Problem,  und zwar ein uraltes,  oft

angesprochenes und immer noch drückendes!  Es gibt nun mal genügend

Gehäuse,  bei denen man mit schlichten rechteckigen SMDs nicht auskommt.

Und das sollte wirklich mal ermöglicht werden!

Ich sehe zwei naheliegende Lösungswege,  und ich sehe nicht,  warum

die unmöglich oder zu schwierig für die Eagle-Truppe sein sollten:

a) Im Package-Editor erlauben,  Polygone wie ein SMD zu verwenden.  Das

heißt,  sie bekommen einen Namen und erscheinen in der Connect-Liste.

Das würde die meisten Probleme schon erschlagen.

Sie brauchen noch einen Anker für die Luftlinie - einfach ihren ersten

Knoten?

b) WIRE/ARC/POLYGON/RECT in Packages erben den SIGNALnamen des SMDs (PADs),

mit dem sie korrekte Verbindung haben (ein Knoten liegt im Anker des

SMDs).  Ganz ähnlich wie wenn sie im BRD gezeichnet und manuell benannt

worden wären.  Damit könnte man auch beliebige Baugruppen als

Bibliothekselemente anlegen,  und das ist wohl auch das intuitive

Vorgehen eines Benutzers.

Hoffnungsvolle Grüße,  Hans

Hans Lederer schrieb:

Ja...  aber das IST ein Problem,  und zwar ein uraltes,  oft

angesprochenes und immer noch drückendes!  Es gibt nun mal genügend

Gehäuse,  bei denen man mit schlichten rechteckigen SMDs nicht auskommt.

Mein Beitrag bezog sich nur auf den Kommentar von M.Mancini davor.

Und das sollte wirklich mal ermöglicht werden!

Ich habe solche spezielle Padformen zwar selbst noch nicht benötigt,

aber ich sehe durchaus den Bedarf von einigen Anwendern und halte diese

Forderung daher auch gar nicht für abwegig.

Trotzdem kann man auch beim jetzigen System mit den bekannten

Einschränkungen manchmal dafür sorgen, daß die Anzahl der

DRC-Fehlermeldungen einen zumindest nicht erschlägt.

Tilmann

Am Wed, 03 Nov 2010 09:46:17 +0100 schrieb Hans Lederer:

....

b) WIRE/ARC/POLYGON/RECT in Packages erben den SIGNALnamen des SMDs

(PADs), mit dem sie korrekte Verbindung haben (ein Knoten liegt im Anker

des SMDs).  ...

Könnte das evtl. beim internen Runden zu Problemen führen? eine Zuweisung

von Elementen zum PAD wäre schon ideal. Überlappende Geometrien gingen

sicher auch. Aber exakt gleiche Koordinaten von SMD-PAD und Knotenpunkt?

--

MfG Knut

Am 03.11.2010 10:18, schrieb Tilmann Reh:

Ich habe solche spezielle Padformen zwar selbst noch nicht benötigt,

aber ich sehe durchaus den Bedarf von einigen Anwendern und halte diese

Forderung daher auch gar nicht für abwegig.

Hallo,

wir hatten bei uns in der Firma vor rund einem Jahr die Begebenheit,

dass wir bei uns ein Layout mit einem RF-Connector. Eagle konnte ich bei

Leibe nicht überreden den Schirmkontakt als Pad anzuerkennen.

Ich hätte ja am liebsten ein Polygon gezeichnet und das Bogensegment als

Begrenzung mit einer Wire gezeichnet, aber beim Füllen des Polygons hat

der das Wire überschritten. Mir ist es im Package-Editor nicht gelungen

unten abgebildetes zu erzeugen.

Bei dem Footprint handelt es sich um einen SMP-Connector der Firma

Rosenberger. Das Package ist in SMT ausgeführt.

Gruß

Ein User

Ein User schrieb:

wir hatten bei uns in der Firma vor rund einem Jahr die Begebenheit,

dass wir bei uns ein Layout mit einem RF-Connector. Eagle konnte ich bei

Leibe nicht überreden den Schirmkontakt als Pad anzuerkennen.

Ich hätte ja am liebsten ein Polygon gezeichnet und das Bogensegment als

Begrenzung mit einer Wire gezeichnet, aber beim Füllen des Polygons hat

der das Wire überschritten. Mir ist es im Package-Editor nicht gelungen

unten abgebildetes zu erzeugen.

Bei dem Footprint handelt es sich um einen SMP-Connector der Firma

Rosenberger. Das Package ist in SMT ausgeführt.

Ich hätte an dieser Stelle vermutlich nur zwei rechteckige Pads zum

Anschließen und dann Restrictions in das Package gezeichnet - und

anschließend ein Polygon (etwas drüber hinausragend) ins Board.

Ich weiß, das ist ein Workaround - eleganter wären natürlich frei

formbare Pads. Aber immerhin wäre das "DRC-sauber".

Tilmann

Am 03.11.2010 14:34, schrieb Knut Schottstädt:

Am Wed, 03 Nov 2010 09:46:17 +0100 schrieb Hans Lederer:

.....

>> b) WIRE/ARC/POLYGON/RECT in Packages erben den SIGNALnamen des SMDs

>> (PADs), mit dem sie korrekte Verbindung haben (ein Knoten liegt im Anker

>> des SMDs).  ...

 

Könnte das evtl. beim internen Runden zu Problemen führen? eine Zuweisung

von Elementen zum PAD wäre schon ideal. Überlappende Geometrien gingen

sicher auch. Aber exakt gleiche Koordinaten von SMD-PAD und Knotenpunkt?

Kein Problem.  Bei SCH und BRD ist das auch nötig,  um ein Netz bzw. eine

Leiterbahn als angeschlossen zu akzeptieren.  Dazu hat man ja das Grid

(und bei Problemen MOVE mit Strg+Klick zum Einrasten).

Grüße,  Hans