Kann man mit Rect erzeugte Rechtecke Signalnamen zuweisen??

hi,

grundsätzlich: der drc ist keine vorraussetzung für einen

leiterplattenfertiger!

er weisst dich lediglich darauf hin, dass dein layout nicht den von dir

definierten konventionen entspricht.

zu deinem problem. erstell die kupferfläche nicht mit einem rechteck, sonder

mit einem

polygon, dann kannst du ohne probs einen namen vergeben.

wenn du bis an den rand bündig willst, wirst du deine default drc regeln

anpassen müssen. deine restlichen

leiterbahnen/polygone (z.b. für gnd od. vcc) würde ich dann über eine

restrict/keepout bahn vom rand

fern halten.

hoffe ich konnte dir helfen!

grüßle

Flo

"Michael Geßner" <mige0311@web.de> schrieb im Newsbeitrag

news:fofi8c$nk8$1@cheetah.cadsoft.de...

Hi,

 

ich habe eine 8 Layer Platine am Rand (direkt an der Außenkante) der

Platine soll jeweils eine Rechteckige Kupferfläche sein die mit

Leiterbahnen verbunden sein sollund durch Via's mit alle Lagen verbunden

sein soll. Nun meine Frage: man kann diesen Rechtecken keinen Signalnamen

zu weisen demnach bekomme ich logischerweise immer Fehlermeldungen im DRC

Test. Wird dann das erzeugte Rechteck als Kupferfläche gesehen (ähnlich

Polygon)oder kann durch die Fehlermeldung im DRC Test die Leiterplatte

trotzdem als PCB gefertigt?

 

Grüße Michael

Hi,

Danke für die Info danke für die Info hatte es vorher mit Polygon

probiert aber da ging das Polygon nicht bis zur Außenkante von der

Leiterplatte aber man kann ja dann im DRC>Distance>copper/Dimension

den Wert auf Null setzen dan funktioniert das dann. Also Danke für deine

Hilfe.

Grüße Michael

Florian Heil schrieb:

hi,

 

grundsätzlich: der drc ist keine vorraussetzung für einen

leiterplattenfertiger!

er weisst dich lediglich darauf hin, dass dein layout nicht den von dir

definierten konventionen entspricht.

 

zu deinem problem. erstell die kupferfläche nicht mit einem rechteck, sonder

mit einem

polygon, dann kannst du ohne probs einen namen vergeben.

wenn du bis an den rand bündig willst, wirst du deine default drc regeln

anpassen müssen. deine restlichen

leiterbahnen/polygone (z.b. für gnd od. vcc) würde ich dann über eine

restrict/keepout bahn vom rand

fern halten.

 

hoffe ich konnte dir helfen!

 

grüßle

 

 

Flo

 

Hi,

Danke für die Info danke für die Info hatte es vorher mit Polygon

probiert aber da ging das Polygon nicht bis zur Außenkante von der

Leiterplatte aber man kann ja dann im DRC>Distance>copper/Dimension

den Wert auf Null setzen dan funktioniert das dann. Also Danke für deine

Hilfe.

Grüße Michael

Florian Heil schrieb:

hi,

 

grundsätzlich: der drc ist keine vorraussetzung für einen

leiterplattenfertiger!

er weisst dich lediglich darauf hin, dass dein layout nicht den von dir

definierten konventionen entspricht.

 

zu deinem problem. erstell die kupferfläche nicht mit einem rechteck, sonder

mit einem

polygon, dann kannst du ohne probs einen namen vergeben.

wenn du bis an den rand bündig willst, wirst du deine default drc regeln

anpassen müssen. deine restlichen

leiterbahnen/polygone (z.b. für gnd od. vcc) würde ich dann über eine

restrict/keepout bahn vom rand

fern halten.

 

hoffe ich konnte dir helfen!

 

grüßle

 

 

Flo

 

Michael Geßner schrieb:

Hi,

Danke für die Info danke für die Info hatte es vorher mit Polygon

probiert aber da ging das Polygon nicht bis zur Außenkante von der

Leiterplatte aber man kann ja dann im DRC>Distance>copper/Dimension

den Wert auf Null setzen dan funktioniert das dann. Also Danke für deine

Hilfe.

Vorsicht bei Distance Cooper/Dimesion = 0.

Hier hat der DRC keine Chance Leiterbahnen zu prüfen die über die

Boardumrandung hinausgehen bzw. durch HOLES. Leiterbahnen könnten dann

durchtrennt werden.

Es sollte auf jeden Fall mindestens 0.1 micron eingestellt werden damit

der DRC im Falle einen Fehler ausgeben kann.

--

MfG / Best regards

  A. Zaffran

Hotline 08635-698930, FAX 08635-698940, eMail <alf@cadsoft.de>

CadSoft Computer GmbH, Hofmark 2, 84568 Pleiskirchen

Registergericht: Amtsgericht  Traunstein HRB 5573

Geschäftsführer: Dipl.-Ing. (FH) Rudolf Hofer, Dipl.-Ing. Klaus Schmidinger

Hello A. Zaffran !:

Vorsicht bei Distance Cooper/Dimesion = 0.

:-o !!!

Hier hat der DRC keine Chance Leiterbahnen zu prüfen die über die

Boardumrandung hinausgehen bzw. durch HOLES. Leiterbahnen könnten dann

durchtrennt werden.

Welche denn ? Sei Jahren habe ich nichts getrennt bekommen !!!!!

Es sollte auf jeden Fall mindestens 0.1 micron eingestellt werden damit

der DRC im Falle einen Fehler ausgeben kann.

Und einen zu grossen Abstand !!!!!

Erinnern Sie sich bitte an einer alten Diskussion ueber saemtliche total

unlogische Regeln beom Freirechnen von Polygonen. Das ist nach wie vor

ein unlogischer Kram fuer mich.

MfG

--

Grzegorz Zalot

complex ltd.

office tel/fax : +48 32 2505840

mobil : +48 501 301515

Grzegorz Zalot schrieb:

Hello A. Zaffran !:

 

 

Vorsicht bei Distance Cooper/Dimesion = 0.

 

:-o !!!

 

Hier hat der DRC keine Chance Leiterbahnen zu prüfen die über die

Boardumrandung hinausgehen bzw. durch HOLES. Leiterbahnen könnten dann

durchtrennt werden.

 

Welche denn ? Sei Jahren habe ich nichts getrennt bekommen !!!!!

Wenn eine Leiterbahn durch einen HOLE verlegt ist bzw. ein HOLE auf eine

Leiterbahn gesetzt wird, oder eine Leiterbahn über die Dimensionslinie

(Board-Grenze) hinaus geroutet wird, dann hat der DRC keine Chance hier

eine Meldung zu erzeugen, denn mit Abstand 0 darf die Leitung die

Dimension einfach überqueren.

Das wird aber dem Bohrer bzw. dem Fräser beim Ausfräsen aus dem

Rohmaterial ziemlich egal sein.

Es sollte auf jeden Fall mindestens 0.1 micron eingestellt werden damit

der DRC im Falle einen Fehler ausgeben kann.

 

Und einen zu grossen Abstand !!!!!

Was ist bei 0.0001mm zu Groß?

Erinnern Sie sich bitte an einer alten Diskussion ueber saemtliche total

unlogische Regeln beom Freirechnen von Polygonen. Das ist nach wie vor

ein unlogischer Kram fuer mich.

So ist aber nun mal die Regel im DRC.

--

MfG / Best regards

  A. Zaffran

Hotline 08635-698930, FAX 08635-698940, eMail <alf@cadsoft.de>

CadSoft Computer GmbH, Hofmark 2, 84568 Pleiskirchen

Registergericht: Amtsgericht  Traunstein HRB 5573

Geschäftsführer: Dipl.-Ing. (FH) Rudolf Hofer, Dipl.-Ing. Klaus Schmidinger

Hello A. Zaffran !:

.....

Wenn eine Leiterbahn durch einen HOLE verlegt ist bzw. ein HOLE auf eine

Leiterbahn gesetzt wird, oder eine Leiterbahn über die Dimensionslinie

(Board-Grenze) hinaus geroutet wird, dann hat der DRC keine Chance hier

eine Meldung zu erzeugen, denn mit Abstand 0 darf die Leitung die

Dimension einfach überqueren.

Das oben genannte ist leider in der Praxis kaum brauchbar bzw. zum Teil

unlogisch.

Oder besser gesagt - in diesem Fall arbeitet DRC total unlogisch !

Was ist bei 0.0001mm zu Groß?

So ist aber nun mal die Regel im DRC.

Lieber Herr Zaffran, Sie haben wieder etwas vergessen. Zu dem Abstand zu

dem Dimension layer wird dummerweise (ich moechte eigentlich hier etwas

schlimmeres schreiben) Isolate addiert.

Die idiotische pseudo-Diskussion ueber leitende oder nicht leitende

Dimension sollten Sie sich erinnern. Falls nicht,

Der ganze Beamten-Kram mit der Berechnung der Abstaende fuehrt in der

Praxis zu Loesungen, die sie nicht akzeptieren moechten. Bedenken Sie

bitte, ich moechte die Platinen erfolgreich entwickeln ohne einen Streit

mit LPH zu starten.

MfG

--

Grzegorz Zalot

complex ltd.

office tel/fax : +48 32 2505840

mobil : +48 501 301515