Actions
Forum Thread Details
  • Replies 7 replies
  • Subscribers 163 subscribers
  • Views 374 views
  • Users 0 members are here
Related

Kann man mit Rect erzeugte Rechtecke Signalnamen zuweisen??

autodeskguest

Hi,

 

ich habe eine 8 Layer Platine am Rand (direkt an der Außenkante) der

Platine soll jeweils eine Rechteckige Kupferfläche sein die mit

Leiterbahnen verbunden sein sollund durch Via's mit alle Lagen verbunden

sein soll. Nun meine Frage: man kann diesen Rechtecken keinen

Signalnamen zu weisen demnach bekomme ich logischerweise immer

Fehlermeldungen im DRC Test. Wird dann das erzeugte Rechteck als

Kupferfläche gesehen (ähnlich Polygon)oder kann durch die Fehlermeldung

im DRC Test die Leiterplatte trotzdem als PCB gefertigt?

 

Grüße Michael

 

Parents

  • Hi,

    Danke für die Info danke für die Info hatte es vorher mit Polygon

    probiert aber da ging das Polygon nicht bis zur Außenkante von der

    Leiterplatte aber man kann ja dann im DRC>Distance>copper/Dimension

    den Wert auf Null setzen dan funktioniert das dann. Also Danke für deine

    Hilfe.

     

    Grüße Michael

     

    Florian Heil schrieb:

    hi,

     

    grundsätzlich: der drc ist keine vorraussetzung für einen

    leiterplattenfertiger!

    er weisst dich lediglich darauf hin, dass dein layout nicht den von dir

    definierten konventionen entspricht.

     

    zu deinem problem. erstell die kupferfläche nicht mit einem rechteck, sonder

    mit einem

    polygon, dann kannst du ohne probs einen namen vergeben.

    wenn du bis an den rand bündig willst, wirst du deine default drc regeln

    anpassen müssen. deine restlichen

    leiterbahnen/polygone (z.b. für gnd od. vcc) würde ich dann über eine

    restrict/keepout bahn vom rand

    fern halten.

     

    hoffe ich konnte dir helfen!

     

    grüßle

     

     

    Flo

     

     

     

     

     

Reply

  • Hi,

    Danke für die Info danke für die Info hatte es vorher mit Polygon

    probiert aber da ging das Polygon nicht bis zur Außenkante von der

    Leiterplatte aber man kann ja dann im DRC>Distance>copper/Dimension

    den Wert auf Null setzen dan funktioniert das dann. Also Danke für deine

    Hilfe.

     

    Grüße Michael

     

    Florian Heil schrieb:

    hi,

     

    grundsätzlich: der drc ist keine vorraussetzung für einen

    leiterplattenfertiger!

    er weisst dich lediglich darauf hin, dass dein layout nicht den von dir

    definierten konventionen entspricht.

     

    zu deinem problem. erstell die kupferfläche nicht mit einem rechteck, sonder

    mit einem

    polygon, dann kannst du ohne probs einen namen vergeben.

    wenn du bis an den rand bündig willst, wirst du deine default drc regeln

    anpassen müssen. deine restlichen

    leiterbahnen/polygone (z.b. für gnd od. vcc) würde ich dann über eine

    restrict/keepout bahn vom rand

    fern halten.

     

    hoffe ich konnte dir helfen!

     

    grüßle

     

     

    Flo

     

     

     

     

     

Children
No Data