Actions
Forum Thread Details
  • Replies 2 replies
  • Subscribers 163 subscribers
  • Views 156 views
  • Users 0 members are here
Related

Unerw�nschte GND-Verbindungen zwischen SMD-IC-Pads

Former Member

Hallo,

 

wenn ich auf einer Groundplane ein SMD-IC platziere, bei dem benachbarte

Pads auf Masse liegen, so wird durch den Ratsnest-Befehl eine direkte

Verbindungen zwischen diesen Pads erzeugt. Beim Löten des ICs zieht sich das

Lot dann sehr häufig über diese Pads hinweg, so dass man bei einer optischen

Kontrolle auf einen Kurzschluss schließen könnte, wenn man den Schaltplan

nicht kennt.

 

Lässt sich diese Verbindung in irgendeiner Form verhindern?

 

 

 

Parents

  • C. Telgmann schrieb:

    Hallo,

     

    wenn ich auf einer Groundplane ein SMD-IC platziere, bei dem benachbarte

    Pads auf Masse liegen, so wird durch den Ratsnest-Befehl eine direkte

    Verbindungen zwischen diesen Pads erzeugt. Beim Löten des ICs zieht sich das

    Lot dann sehr häufig über diese Pads hinweg, so dass man bei einer optischen

    Kontrolle auf einen Kurzschluss schließen könnte, wenn man den Schaltplan

    nicht kennt.

     

    Lässt sich diese Verbindung in irgendeiner Form verhindern?

     

    Für Top und Bottom gibt es den tRestrict- bRestrict-Layer, hier kann

    eine Sperrfläche bzw. Sperrlinien eingezeichnet werden, damit das

    Polygon keine Stege zischen den Pads erzeugen kann.

    Evtl. schon im Package in der LBR einzeichnen.

     

    --

    MfG / Best regards

      A. Zaffran

     

    Hotline 08635-698930, FAX 08635-698940, eMail <alf@cadsoft.de>

    CadSoft Computer GmbH, Hofmark 2, 84568 Pleiskirchen

    Registergericht: Amtsgericht  Traunstein HRB 5573

    Geschäftsführer: Dipl.-Ing. (FH) Rudolf Hofer, Dipl.-Ing. Klaus Schmidinger

     

Reply

  • C. Telgmann schrieb:

    Hallo,

     

    wenn ich auf einer Groundplane ein SMD-IC platziere, bei dem benachbarte

    Pads auf Masse liegen, so wird durch den Ratsnest-Befehl eine direkte

    Verbindungen zwischen diesen Pads erzeugt. Beim Löten des ICs zieht sich das

    Lot dann sehr häufig über diese Pads hinweg, so dass man bei einer optischen

    Kontrolle auf einen Kurzschluss schließen könnte, wenn man den Schaltplan

    nicht kennt.

     

    Lässt sich diese Verbindung in irgendeiner Form verhindern?

     

    Für Top und Bottom gibt es den tRestrict- bRestrict-Layer, hier kann

    eine Sperrfläche bzw. Sperrlinien eingezeichnet werden, damit das

    Polygon keine Stege zischen den Pads erzeugen kann.

    Evtl. schon im Package in der LBR einzeichnen.

     

    --

    MfG / Best regards

      A. Zaffran

     

    Hotline 08635-698930, FAX 08635-698940, eMail <alf@cadsoft.de>

    CadSoft Computer GmbH, Hofmark 2, 84568 Pleiskirchen

    Registergericht: Amtsgericht  Traunstein HRB 5573

    Geschäftsführer: Dipl.-Ing. (FH) Rudolf Hofer, Dipl.-Ing. Klaus Schmidinger

     

Children
No Data