DRC scheint bei durchkontaktierten Pads falsch zu arbeiten

Ich habe das Problem weiter versucht einzugrenzen. Es scheint ein

Problem mit einem Device zu geben, dass ich selbst erstellt habe. Dabei

handelt es sich um ein Interface zu einer anderen Platine, das Package

besteht ausscließlich aus durchkontaktierten Pads. Auffällig dabei ist

Folgendes: Ich habe mal an jedes Pad einen Widerstand geschaltet. Wenn

man unter DRC -> Clearance zwischen Pads jetzt einen beliebig großen

Mindestabstand einstellt, scheinen ein paar der Pads schlichtweg nicht

getestet zu werden.

Wenn man nun die Luftlinien, die an den vom DRC ignorierten Pads liegen,

routet, dann beschwert sich der DRC über den zu geringen Abstand der

Leiterbahnen zu anderen Pads. Es scheint also irgendwie an den Pads zu

liegen, ich hab aber keine Ahnung was da genau passiert.

Habe das Bauteil auch bereits von Grund auf neu erstellt, das Ergebnis

ist das Selbe.

Im Anhang befindet sich die BRD-Datei, an der der Fehler (hoffentlich)

nachvollzogen werden kann.

Vielen Dank Im Vorraus!

S.Krebs schrieb:

A. Zaffran schrieb:

S.Krebs schrieb:

Hallo,

 

ich habe folgendes Problem: Ich habe zwei verschiedene

durckontaktierte Bauteile. Die Anschlüsse Dieser sind zwei

verschiedenen Netzklassen zugeordnet, zwischen denen ein Abstand von

3.6mm bestehen soll. Dies ist in der Netzklasse korrekt definiert.

Der DRC meldet nun keinen Fehler, obwohl der Abstand zwischen den

Kupferflächen lediglich 3.1mm beträgt. Lege ich nun Leiterbahnen

innerhalb der Restringe, so meldet der DRC, dass sich zwischen diesen

zu wenig Abstand befindet.

 

Wieso erkennt er nicht gleich, dass das Kupfer von den Restringen zu

nah beisammen liegt?

 

Mir ist dies nun eher zufällig aufgefallen und vermutlich wirds im

Layout zig solcher Stellen geben. Was kann ich nun tun um

sicherzustellen, dass die Mindestabstände eingehalten werden?

 

Vielen Dank im Vorraus!

 

Senden Sie mir doch bitte die BRD-Datei.

 

Ich habe Ihnen eine E-Mail mit der BRD-Datei geschickt.

Ich habe das Problem weiter versucht einzugrenzen. Es scheint ein

Problem mit einem Device zu geben, dass ich selbst erstellt habe. Dabei

handelt es sich um ein Interface zu einer anderen Platine, das Package

besteht ausscließlich aus durchkontaktierten Pads. Auffällig dabei ist

Folgendes: Ich habe mal an jedes Pad einen Widerstand geschaltet. Wenn

man unter DRC -> Clearance zwischen Pads jetzt einen beliebig großen

Mindestabstand einstellt, scheinen ein paar der Pads schlichtweg nicht

getestet zu werden.

Wenn man nun die Luftlinien, die an den vom DRC ignorierten Pads liegen,

routet, dann beschwert sich der DRC über den zu geringen Abstand der

Leiterbahnen zu anderen Pads. Es scheint also irgendwie an den Pads zu

liegen, ich hab aber keine Ahnung was da genau passiert.

Habe das Bauteil auch bereits von Grund auf neu erstellt, das Ergebnis

ist das Selbe.

Im Anhang befindet sich die BRD-Datei, an der der Fehler (hoffentlich)

nachvollzogen werden kann.

Vielen Dank Im Vorraus!

S.Krebs schrieb:

A. Zaffran schrieb:

S.Krebs schrieb:

Hallo,

 

ich habe folgendes Problem: Ich habe zwei verschiedene

durckontaktierte Bauteile. Die Anschlüsse Dieser sind zwei

verschiedenen Netzklassen zugeordnet, zwischen denen ein Abstand von

3.6mm bestehen soll. Dies ist in der Netzklasse korrekt definiert.

Der DRC meldet nun keinen Fehler, obwohl der Abstand zwischen den

Kupferflächen lediglich 3.1mm beträgt. Lege ich nun Leiterbahnen

innerhalb der Restringe, so meldet der DRC, dass sich zwischen diesen

zu wenig Abstand befindet.

 

Wieso erkennt er nicht gleich, dass das Kupfer von den Restringen zu

nah beisammen liegt?

 

Mir ist dies nun eher zufällig aufgefallen und vermutlich wirds im

Layout zig solcher Stellen geben. Was kann ich nun tun um

sicherzustellen, dass die Mindestabstände eingehalten werden?

 

Vielen Dank im Vorraus!

 

Senden Sie mir doch bitte die BRD-Datei.

 

Ich habe Ihnen eine E-Mail mit der BRD-Datei geschickt.