Kaputte BRD-Datei

Andreas Weidner wrote:

Angehaengte Platine wurde von mir heute nachmittag mit EAGLE 6.6

(Windows) OHNE Schaltplan erzeugt und ohne Fehlermeldung abgespeichert.

Jetzt, wo ich sie wieder einladen moechte, schlaegt das mit der Meldung

 

  Warnung(en):

  Zeile 119: Ungültiger Wert '16' für Attribut 'layer' im Tag <wire>

 

  Fehler:

  Zeile 119, Spalte 98: Ungültiges/fehlendes Attribut 'layer' im Tag

    <wire>

 

fehl, so dass ich die Platine GAR NICHT mehr bearbeiten kann. Ein Blick

in die XML-Datei fuehrt zu nichts, denn das sieht mir dort alles

schluessig aus (ohne mich um das XML-Format speziell gekuemmert zu haben).

 

Wie kriege ich die Platine wieder lesbar (damit ich das Problem in

Zukunft selbst beheben kann, falls es wieder auftreten sollte)? Danke.

interessant, wie hast du das denn hingekriegt 8-)

Wire in den Layer 1 .. 16 müssen immer zu einem Signal gehören. Das

tut der Wire in Zeile 119 (und noch viele andere) nicht.

Also entweder gehören die betreffenden Wires nicht in Layer 1 und 16,

oder müssen als Signal gekennzeichnet werden.

--

Lorenz

Am 30.09.2015 um 08:08 schrieb Lorenz:

 

interessant, wie hast du das denn hingekriegt 8-)

 

Hallo,

ganz einfach, Andreas hat wahrscheinlich wie so viele andere die

hier im Forum um Hilfe bitten, für das Verbinden seiner

Bauelemente den Befehl "WIRE" benutzt. Auch wenn man nur ein

Board erstellt sollte man zunächst die Verbindungen mit dem

Werkzeug "SIGNAL" erstellen (Airwires) und dann mit "ROUTE" die

Leiterbahnen verlegen. Ich übersetze für mich "WIRE" im

Eagle-Boardeditor mit Linie, was mehr zur ausgeführten

Zeichnen-Funktion passt.

Die unglückliche Bezeichnung "WIRE" kommt noch aus den

Anfangstagen von Eagle und wohl aus Kompatibilitätsgründen,

obwohl von Benutzern oft gefordert, nie geändert worden.

Als Benutzer seit Eagle 3.x habe ich mich daran gewöhnt.

Ich gehe allerdings auch bei kleinsten Projekten (z.B. Adapter)

über den Schaltplan. Dadurch habe ich auch gleich eine

vernünftige Dokumentation.

Gruß Friedrich

Am 30.09.2015 um 11:43 schrieb Friedrich Bleikamp:

ganz einfach, Andreas hat wahrscheinlich wie so viele andere die

hier im Forum um Hilfe bitten, für das Verbinden seiner

Bauelemente den Befehl "WIRE" benutzt.

Schoen waer's - ich bin seit ueber 20 Jahren ein professioneller

EAGLE-Benutzer (ich habe mit Version 2.04 angefangen, glaube ich) mit

viel Erfahrung und mache solche Fehler schon LANGE nicht mehr. Ausserdem

  1. existiert gar kein Schaltplan, sondern ausschliesslich eine

     Platinendatei,

  2. hat die Platine GAR KEINE Bauteile, denn sie ist einfach nur

     ein Platinenumriss mit Bohrloechern, und

  3. selbst WENN auf der Platine mit WIRE gearbeitet wird, muss

     EAGLE dafuer automatisch neue Signale anlegen (und tut das

     ja normalerweise auch schon seit tausend Jahren voellig korrekt).

Das Problem ist, dass eine ganz normal mit EAGLE erstellte separate

Platinendatei (OHNE Schaltplan) sich GAR NICHT mehr mit EAGLE einlesen

laesst, was DEFINITIV ein Fehler von CadSoft ist. Es kommt einfach eine

Fehlermeldung, und das war's - es wird gar kein Editorfenster geoeffnet.

Aber Lorenz' Hinweis mit den fehlenden Signalen war sehr gut: Da kann

ich vielleicht in der (offensichtlich fehlerhaft gespeicherten)

XML-Datei rumbasteln, ohne alles nochmal neu ausmessen zu muessen. Und

jetzt habe ich auch eine Ahnung, wo CadSoft den Fehler suchen muss - ich

muss nur mal ausprobieren, ob der in Version 7 ueberhaupt noch

auftaucht, oder dort evtl. schon korrigiert wurde.

Danke,

Andreas Weidner

Am 07.10.2015 um 19:50 schrieb Jürgen Sticht:

Das wäre die sicherste Methode um unerkannte Kurzschlüsse zu produzieren!

Nein, denn das sind KEINE unerkannten Kurzschluesse. Da entstehen zwar

evtl. mathematisch-theoretische Kurzschluesse, aber

  1. werden diese ganz DEFINITIV von EAGLE erkannt, und

  2. sind das ueberhaupt KEINE elektrisch relevanten Kupferbahnen,

     sondern reine MECHANIK.

Auch unser Institutslogo (oder z.B. Hochspannungswarnungen) kommt

manchmal ins Kupfer, und dabei motzt der DRC auch, aber das ist VOELLIG

egal, da jeder auf Anhieb sieht, dass dies ein Logo ohne elektrische

Funktion ist.

Warum willst du Teile eines Package im Board erstellen??

Ich WILL Platinenumrisse, die nur EINMAL vorkommen, GAR NICHT in eine

Bibliothek reinschreiben, denn diese Bibliotheken verwende nicht nur

ich, sondern noch viele andere Leute. Wenn die mit tausend sinnlosen

Umrissen ueberfrachtet wuerden, die man nur einmal im Leben braucht und

dann nie wieder, stiege da niemand mehr durch.

Wenn so etwas vorkommt (einmal alle paar Jahre), kopiere ich einzelne

Sachen aus mehreren Bibliotheksbauteilen raus und setze sie auf der

Platine zusammen.

Erstelle deine Leiterplattenumrisse mit allem Zubehör DIREKT und

AUSCHLIESSLICH in einer Library als Package, dann haste die ganzen

Probleme nicht!

Wir machen hier ca. 200 unterschiedliche Platinenprototypen pro Jahr,

und alle Wissenschaftler haben andere Anforderungen und andere

Platinenumrisse. Es gibt da einige haeufig benutzte Standards, aber

trotzdem muss haeufig irgendwas mechanisch angepasst werden. Da das mit

Bibliothekbauteilen nicht geht und auch sinnlos waere, werden die

meisten Umrisse haendisch erzeugt.

Und bevor die naechste Frage kommt: NEIN, bei den meisten Umrissen holen

wir uns die Schrauben usw. natuerlich als BAUTEIL aus den Bibliotheken

und zeichnen nur "Dimension"-Linien, Restricts usw. haendisch. Aber

manchmal (selten!) geht das eben nicht sinnvoll.

Diese ganze Aktion meinerseits war eine AUSNAHME, die ich nur deswegen

gepostet habe, weil

  1. dieses Vorgehen frueher perfekt und fehlerfrei funktioniert hatte

     (bis inklusive 5.12) und

  2. EAGLE 6.6 dabei die erzeugte Datei so zerschossen hatte, dass

     sie nicht mehr lesbar war. Das ist ein ERNSTES Software-Problem,

     und solche Probleme melde ich unabhaengig davon, wie haeufig (oder

     selten) ich die entsprechenden Funktionen benutze.

Und wie erwaehnt: Jetzt wissen sowohl Cadsoft als auch ich Bescheid,

alles ist wieder gut, und wir koennen alle froehlich sein...

Andreas Weidner

Am 06.10.2015 um 19:05 schrieb Andreas Weidner:

Hallo Herr Hammerl,

 

Am 06.10.2015 um 09:44 schrieb Richard Hammerl:

wenn das Problem noch besteht bitte Datei schicken....

 

danke, habe ich aber mittels Rumpfuschen in der XML-Datei selbst

geloest. Trotzdem waere es natuerlich schoen, wenn in kuenftigen

Versionen von EAGLE Kupferbahnen zwischen Bibliothek und Platine kopiert

werden koennten...

 

Mit freundlichen Gruessen,

Andreas Weidner

 

Bloss nicht !!!!

Das wäre die sicherste Methode um unerkannte Kurzschlüsse zu produzieren!

Warum willst du Teile eines Package im Board erstellen??

Wie ich schon in mal in diesem Thread geschrieben habe:

Erstelle deine Leiterplattenumrisse mit allem Zubehör DIREKT und

AUSCHLIESSLICH in einer Library als Package, dann haste die ganzen

Probleme nicht!

Gruß,

Jürgen

Hallo Herr Hammerl,

Am 06.10.2015 um 09:44 schrieb Richard Hammerl:

wenn das Problem noch besteht bitte Datei schicken....

danke, habe ich aber mittels Rumpfuschen in der XML-Datei selbst

geloest. Trotzdem waere es natuerlich schoen, wenn in kuenftigen

Versionen von EAGLE Kupferbahnen zwischen Bibliothek und Platine kopiert

werden koennten...

Mit freundlichen Gruessen,

Andreas Weidner

Am 02.10.2015 um 16:44 schrieb Andreas Weidner:

Am 01.10.2015 um 09:47 schrieb Matthias Weingart:

Du hast also SignalWires auf den Layern 1 oder 15 in der Bbliothek.

Wusste

gar nicht, das man sowas machen kann, ihmo sehr unüblich, darum bist

du wohl

als Erster drüber gestolpert...

 

Finde ich eigentlich recht ueblich, denn ALLES, was in die Kupferlagen

soll, muss in EAGLE mit Signalen gemacht werden, auch wenn's eigentlich

gar nicht elektrisch sein soll, sondern mechanisch. Dazu gehoeren

Schraubenmarkierungen, Passermarken, Firmenlogos, usw...

 

Andreas Weidner

 

 

Hallo Herr Weidner,

wenn das Problem noch besteht bitte Datei schicken....

--

Mit freundlichen Gruessen / Best regards

Richard Hammerl

  CadSoft Support -- hotline@cadsoft.de

  FAQ: http://www.cadsoft.de/training/faq/

Am 02.10.2015 um 16:44 schrieb Andreas Weidner:

Am 01.10.2015 um 09:47 schrieb Matthias Weingart:

Du hast also SignalWires auf den Layern 1 oder 15 in der Bbliothek.

Wusste

gar nicht, das man sowas machen kann, ihmo sehr unüblich, darum bist

du wohl

als Erster drüber gestolpert...

 

Finde ich eigentlich recht ueblich, denn ALLES, was in die Kupferlagen

soll, muss in EAGLE mit Signalen gemacht werden, auch wenn's eigentlich

gar nicht elektrisch sein soll, sondern mechanisch. Dazu gehoeren

Schraubenmarkierungen, Passermarken, Firmenlogos, usw...

 

Andreas Weidner

 

 

Hallo Herr Weidner,

wenn das Problem noch besteht bitte Datei schicken....

--

Mit freundlichen Gruessen / Best regards

Richard Hammerl

  CadSoft Support -- hotline@cadsoft.de

  FAQ: http://www.cadsoft.de/training/faq/

Am 07.10.2015 um 19:50 schrieb Jürgen Sticht:

Das wäre die sicherste Methode um unerkannte Kurzschlüsse zu produzieren!

Nein, denn das sind KEINE unerkannten Kurzschluesse. Da entstehen zwar

evtl. mathematisch-theoretische Kurzschluesse, aber

  1. werden diese ganz DEFINITIV von EAGLE erkannt, und

  2. sind das ueberhaupt KEINE elektrisch relevanten Kupferbahnen,

     sondern reine MECHANIK.

Auch unser Institutslogo (oder z.B. Hochspannungswarnungen) kommt

manchmal ins Kupfer, und dabei motzt der DRC auch, aber das ist VOELLIG

egal, da jeder auf Anhieb sieht, dass dies ein Logo ohne elektrische

Funktion ist.

Warum willst du Teile eines Package im Board erstellen??

Ich WILL Platinenumrisse, die nur EINMAL vorkommen, GAR NICHT in eine

Bibliothek reinschreiben, denn diese Bibliotheken verwende nicht nur

ich, sondern noch viele andere Leute. Wenn die mit tausend sinnlosen

Umrissen ueberfrachtet wuerden, die man nur einmal im Leben braucht und

dann nie wieder, stiege da niemand mehr durch.

Wenn so etwas vorkommt (einmal alle paar Jahre), kopiere ich einzelne

Sachen aus mehreren Bibliotheksbauteilen raus und setze sie auf der

Platine zusammen.

Erstelle deine Leiterplattenumrisse mit allem Zubehör DIREKT und

AUSCHLIESSLICH in einer Library als Package, dann haste die ganzen

Probleme nicht!

Wir machen hier ca. 200 unterschiedliche Platinenprototypen pro Jahr,

und alle Wissenschaftler haben andere Anforderungen und andere

Platinenumrisse. Es gibt da einige haeufig benutzte Standards, aber

trotzdem muss haeufig irgendwas mechanisch angepasst werden. Da das mit

Bibliothekbauteilen nicht geht und auch sinnlos waere, werden die

meisten Umrisse haendisch erzeugt.

Und bevor die naechste Frage kommt: NEIN, bei den meisten Umrissen holen

wir uns die Schrauben usw. natuerlich als BAUTEIL aus den Bibliotheken

und zeichnen nur "Dimension"-Linien, Restricts usw. haendisch. Aber

manchmal (selten!) geht das eben nicht sinnvoll.

Diese ganze Aktion meinerseits war eine AUSNAHME, die ich nur deswegen

gepostet habe, weil

  1. dieses Vorgehen frueher perfekt und fehlerfrei funktioniert hatte

     (bis inklusive 5.12) und

  2. EAGLE 6.6 dabei die erzeugte Datei so zerschossen hatte, dass

     sie nicht mehr lesbar war. Das ist ein ERNSTES Software-Problem,

     und solche Probleme melde ich unabhaengig davon, wie haeufig (oder

     selten) ich die entsprechenden Funktionen benutze.

Und wie erwaehnt: Jetzt wissen sowohl Cadsoft als auch ich Bescheid,

alles ist wieder gut, und wir koennen alle froehlich sein...

Andreas Weidner

Am 06.10.2015 um 19:05 schrieb Andreas Weidner:

Hallo Herr Hammerl,

 

Am 06.10.2015 um 09:44 schrieb Richard Hammerl:

wenn das Problem noch besteht bitte Datei schicken....

 

danke, habe ich aber mittels Rumpfuschen in der XML-Datei selbst

geloest. Trotzdem waere es natuerlich schoen, wenn in kuenftigen

Versionen von EAGLE Kupferbahnen zwischen Bibliothek und Platine kopiert

werden koennten...

 

Mit freundlichen Gruessen,

Andreas Weidner

 

Bloss nicht !!!!

Das wäre die sicherste Methode um unerkannte Kurzschlüsse zu produzieren!

Warum willst du Teile eines Package im Board erstellen??

Wie ich schon in mal in diesem Thread geschrieben habe:

Erstelle deine Leiterplattenumrisse mit allem Zubehör DIREKT und

AUSCHLIESSLICH in einer Library als Package, dann haste die ganzen

Probleme nicht!

Gruß,

Jürgen

Hallo Herr Hammerl,

Am 06.10.2015 um 09:44 schrieb Richard Hammerl:

wenn das Problem noch besteht bitte Datei schicken....

danke, habe ich aber mittels Rumpfuschen in der XML-Datei selbst

geloest. Trotzdem waere es natuerlich schoen, wenn in kuenftigen

Versionen von EAGLE Kupferbahnen zwischen Bibliothek und Platine kopiert

werden koennten...

Mit freundlichen Gruessen,

Andreas Weidner