element14 Community
element14 Community
    Register Log In
  • Site
  • Search
  • Log In Register
  • Members
    Members
    • Achievement Levels
    • Benefits of Membership
    • Feedback and Support
    • Members Area
    • Personal Blogs
    • What's New on element14
  • Learn
    Learn
    • eBooks
    • Learning Center
    • Learning Groups
    • STEM Academy
    • Webinars, Training and Events
  • Technologies
    Technologies
    • 3D Printing
    • Experts & Guidance
    • FPGA
    • Industrial Automation
    • Internet of Things
    • Power & Energy
    • Sensors
    • Technology Groups
  • Challenges & Projects
    Challenges & Projects
    • Arduino Projects
    • Design Challenges
    • element14 presents
    • Project14
    • Project Groups
    • Raspberry Pi Projects
  • Products
    Products
    • Arduino
    • Avnet Boards Community
    • Dev Tools
    • Manufacturers
    • Product Groups
    • Raspberry Pi
    • RoadTests & Reviews
  • Store
    Store
    • Visit Your Store
    • Or choose another store...
      • Europe
      •  Austria (German)
      •  Belgium (Dutch, French)
      •  Bulgaria (Bulgarian)
      •  Czech Republic (Czech)
      •  Denmark (Danish)
      •  Estonia (Estonian)
      •  Finland (Finnish)
      •  France (French)
      •  Germany (German)
      •  Hungary (Hungarian)
      •  Ireland
      •  Israel
      •  Italy (Italian)
      •  Latvia (Latvian)
      •  
      •  Lithuania (Lithuanian)
      •  Netherlands (Dutch)
      •  Norway (Norwegian)
      •  Poland (Polish)
      •  Portugal (Portuguese)
      •  Romania (Romanian)
      •  Russia (Russian)
      •  Slovakia (Slovak)
      •  Slovenia (Slovenian)
      •  Spain (Spanish)
      •  Sweden (Swedish)
      •  Switzerland(German, French)
      •  Turkey (Turkish)
      •  United Kingdom
      • Asia Pacific
      •  Australia
      •  China
      •  Hong Kong
      •  India
      •  Korea (Korean)
      •  Malaysia
      •  New Zealand
      •  Philippines
      •  Singapore
      •  Taiwan
      •  Thailand (Thai)
      • Americas
      •  Brazil (Portuguese)
      •  Canada
      •  Mexico (Spanish)
      •  United States
      Can't find the country/region you're looking for? Visit our export site or find a local distributor.
  • Translate
  • Profile
Autodesk EAGLE
  • Products
  • More
Autodesk EAGLE
EAGLE Support (Deutsch) Vias �berlackieren in nur einem Teil des Boards ?
  • Blog
  • Forum
  • Documents
  • Events
  • Polls
  • Files
  • Members
  • Mentions
  • Sub-Groups
  • Tags
  • More
  • Cancel
  • New
Autodesk EAGLE requires membership for participation - click to join
Actions
  • Share
  • More
  • Cancel
Forum Thread Details
  • Replies 9 replies
  • Subscribers 148 subscribers
  • Views 302 views
  • Users 0 members are here
Related

Vias �berlackieren in nur einem Teil des Boards ?

autodeskguest
autodeskguest over 15 years ago

Hallo Leute,

 

ich erinnere mich, daß das Thema "Vias mit Lötstopp überlackieren"

durch irgendeine DRC-Einstellung beeinflußt werden konnte. Damals

hatte ich das nicht gebraucht.

Nun beschwert sich mein LP-Bestücker, daß er Probleme mit dem

Auflöten eines 226-poligen BGA´s hat, weil ihm anscheinend das

Lötzinn von den BGA-Pads teilweise Kurzschlüsse zu Via´s macht, die

zwischen den Pads für die Balls des BGA liegen. Er hätte gern, daß die

Vias mit Lötstopplack bedeckt sind.

Ich möchte aber nicht auf der ganzen Platine alle Vias bedeckt haben,

da einige davon auch als Testpunkte verwendet werden.

 

Der Bohrdurchmesser ist 0.2 mm, dieser Lochdurchmesser wird aber

auch an anderer Stelle auf der Platine verwendet. Ich hatte zunächst

die Idee, die Bohrungen unter dem BGA mit z.B. 1.99 mm anzugeben, und

dann dem DRC das Überlackieren bis 1.995 mm zu erlauben. Beim Ausgeben

der Bohrer sollten dann durch die Toleranz trotzdem beide als 0.2 mm

ausgegeben werden.

Leider geht das so nicht, weil ich unter dem BGA auch an mehreren

Stellen 1mm-Vias für die Stromversorgung habe, die ich auch nicht

unbedingt dünner machen möchte.

 

Gibt es irgendeine Möglichkeit, nur die Vias unter dem BGA über-

zulackieren ? (am besten natürlich auch nur auf der Oberseite...)

(Eagle 5.1.4)

 

Grüße,

-Michael

 

  • Sign in to reply
  • Cancel
  • autodeskguest
    autodeskguest over 15 years ago

    Wie kann ich denn die Vias generell mit Stopplack überdecken lassen? Ich

    hatte das vor geraumer Zeit gefunden, aber nur durch Zufall. Wie kann ich

    das gezielt einsetzen?

     

    mfg Iwo

     

     

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • autodeskguest
    autodeskguest over 15 years ago

    Michael Buchstaller schrieb:

     

    Ich möchte aber nicht auf der ganzen Platine alle Vias bedeckt haben,

    da einige davon auch als Testpunkte verwendet werden.

     

    Falls es nur wenige Testpunkte sind:  alle überlackieren lassen (wie bekannt per Design Rules /

    Masks / Limit),  ist wahrscheinlich eh besser so,  und zum Schluss dann den paar Testpunkten von

    Hand im Layer tStop und bStop Circles draufmalen.  Leider muss man bei späteren Verschiebungen

    dann auch von Hand drandenken,  diese Circles mit zu schieben.

     

    Grüße,  Hans Lederer

     

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • Richard_H
    Richard_H over 15 years ago in reply to autodeskguest

    Björn-Iwo Schulz schrieb:

    Wie kann ich denn die Vias generell mit Stopplack überdecken lassen? Ich

    hatte das vor geraumer Zeit gefunden, aber nur durch Zufall. Wie kann ich

    das gezielt einsetzen?

     

    mfg Iwo

     

     

     

    Das geht über den Limit-Wert in den Design-Regeln, Masks-Tab.

    Dieser ist in Abhängigkeit des Bohrdurchmessers anzugeben.

    Beispiel:

      Limit = 0.5mm

    ==> Alle Vias bis zu einem Bohrdurchmesser von 0.5mm werden

    zulackiert. Größer gebohrte bleiben offen.

     

     

    --

    Mit freundlichen Gruessen / Best regards

    Richard Hammerl

      CadSoft Support -- hotline@cadsoft.de

      FAQ: http://www.cadsoft.de/faq.htm

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • Richard_H
    Richard_H over 15 years ago in reply to autodeskguest

    Hans Lederer schrieb:

    Michael Buchstaller schrieb:

     

    Ich möchte aber nicht auf der ganzen Platine alle Vias bedeckt haben,

    da einige davon auch als Testpunkte verwendet werden.

     

    Falls es nur wenige Testpunkte sind:  alle überlackieren lassen (wie

    bekannt per Design Rules / Masks / Limit),  ist wahrscheinlich eh besser

    so,  und zum Schluss dann den paar Testpunkten von Hand im Layer tStop

    und bStop Circles draufmalen.  Leider muss man bei späteren

    Verschiebungen dann auch von Hand drandenken,  diese Circles mit zu

    schieben.

     

    Grüße,  Hans Lederer

     

     

    Wenn über den Limit-Wert alle Vias zulackiert werden, dann kann

    man mit CHANGE STOP wieder Ausnahmen definieren. Das geht auch

    mit GROUP, so dass schnell nur ein paar wenige übrig bleiben, die

    zulackiert werden.

     

     

    --

    Mit freundlichen Gruessen / Best regards

    Richard Hammerl

      CadSoft Support -- hotline@cadsoft.de

      FAQ: http://www.cadsoft.de/faq.htm

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • Former Member
    Former Member over 15 years ago

    Michael Buchstaller schrieb:

    Gibt es irgendeine Möglichkeit, nur die Vias unter dem BGA über-

    zulackieren ? (am besten natürlich auch nur auf der Oberseite...)

    (Eagle 5.1.4)

     

    Versuchen sie mal das angehängte ULP.

     

    --

    MfG / Best regards

      A. Zaffran

     

    Hotline 08635-698930, FAX 08635-698940, eMail <alf@cadsoft.de>

    CadSoft Computer GmbH, Hofmark 2, 84568 Pleiskirchen

    Registergericht: Amtsgericht  Traunstein HRB 5573

    Geschäftsführer: Dipl.-Ing. (FH) Rudolf Hofer, Dipl.-Ing. Klaus Schmidinger

     

    Attachments:
    stopmask-via-top-bottom.zip
    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • autodeskguest
    autodeskguest over 15 years ago

     

    Versuchen sie mal das angehängte ULP.

     

    vielen Dank Hr. Zaffran !

    Leider bräuchte ich halt genau das Gegenteil davon.

     

    Aber immerhin kann ich mit dem ULP gezielt nur auf der

    LP-Oberseite alle Vias mit Sperrflecken versehen lassen und dann die

    Vias in diesem Layer löschen, die überlackiert werden sollen.

    Problem hierbei ist nur, daß man nicht vergessen darf,

    daran zu denken, wenn man Bauteile bewegen muss....

     

    für die Produktionsplatine habe ich dann doch lieber den

    Ansatz mit den 0.19 mm Bohrungen und Limit=0.195 gewählt.

     

    Trotzdem vielen Dank für die Hilfe !

     

    -Michael

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • autodeskguest
    autodeskguest over 15 years ago in reply to Richard_H

    Richard Hammerl schrieb:

    Hans Lederer schrieb:

    Michael Buchstaller schrieb:

     

    Ich möchte aber nicht auf der ganzen Platine alle Vias bedeckt haben,

    da einige davon auch als Testpunkte verwendet werden.

     

    Falls es nur wenige Testpunkte sind:  alle überlackieren lassen (wie

    bekannt per Design Rules / Masks / Limit),  ist wahrscheinlich eh

    besser so,  und zum Schluss dann den paar Testpunkten von Hand im

    Layer tStop und bStop Circles draufmalen.  Leider muss man bei

    späteren Verschiebungen dann auch von Hand drandenken,  diese Circles

    mit zu schieben.

     

    Grüße,  Hans Lederer

     

     

    Wenn über den Limit-Wert alle Vias zulackiert werden, dann kann

    man mit CHANGE STOP wieder Ausnahmen definieren. Das geht auch

    mit GROUP, so dass schnell nur ein paar wenige übrig bleiben, die

    zulackiert werden.

     

     

     

    Ah,  das ist viel besser!  Dieser Parameter war mir noch nicht bewusst.

      Heute wieder was dazugelernt.

     

    Grüße,  Hans Lederer

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • autodeskguest
    autodeskguest over 15 years ago in reply to Richard_H

    Danke für den Tipp!

     

    mfg Iwo

     

     

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • autodeskguest
    autodeskguest over 15 years ago in reply to Richard_H

    "Richard Hammerl" <ric@cadsoft.de> schrieb im Newsbeitrag

    news:g8glbl$fji$2@cheetah.cadsoft.de...

    Hans Lederer schrieb:

    Michael Buchstaller schrieb:

     

    Ich möchte aber nicht auf der ganzen Platine alle Vias bedeckt haben,

    da einige davon auch als Testpunkte verwendet werden.

     

    Falls es nur wenige Testpunkte sind:  alle überlackieren lassen (wie

    bekannt per Design Rules / Masks / Limit),  ist wahrscheinlich eh besser

    so,  und zum Schluss dann den paar Testpunkten von Hand im Layer tStop

    und bStop Circles draufmalen.  Leider muss man bei späteren

    Verschiebungen dann auch von Hand drandenken,  diese Circles mit zu

    schieben.

     

    Grüße,  Hans Lederer

     

     

    Wenn über den Limit-Wert alle Vias zulackiert werden, dann kann

    man mit CHANGE STOP wieder Ausnahmen definieren. Das geht auch

    mit GROUP, so dass schnell nur ein paar wenige übrig bleiben, die

    zulackiert werden.

     

    Die Syntax sollte tunlichst so aussehen:

     

    CHANGE STOP ON

    Das gilt auch für CHANGE THERMAL.

    Siehe anderweitige Diskussionen.

     

    T.

     

     

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
element14 Community

element14 is the first online community specifically for engineers. Connect with your peers and get expert answers to your questions.

  • Members
  • Learn
  • Technologies
  • Challenges & Projects
  • Products
  • Store
  • About Us
  • Feedback & Support
  • FAQs
  • Terms of Use
  • Privacy Policy
  • Legal and Copyright Notices
  • Sitemap
  • Cookies

An Avnet Company © 2023 Premier Farnell Limited. All Rights Reserved.

Premier Farnell Ltd, registered in England and Wales (no 00876412), registered office: Farnell House, Forge Lane, Leeds LS12 2NE.

ICP 备案号 10220084.

Follow element14

  • X
  • Facebook
  • linkedin
  • YouTube