Wie erzeuge ich Antipads (Aussparungen auf den Ground-Lagen)?

Bernd schrieb:

ich habe eine Frage bezüglich der Festlegung von Antipads in Eagle. Um

einen Backplane-Connector auf meiner mehrlagigen Platine unterzubringen,

habe ich ein Package erstellt, das mehrere Pads enhält (dort wird der

Stecker später eingepresst). Nun müssen laut Hersteller-Vorgaben um

diejenigen Pads, die später Signale führen, Antipads gesetzt werden, d.h.

auf jeder Ground-Lage müssen diese Pads mit einem fest definierten Abstand

zum Massepotential "freigelegt" werden.

Ich behelfe mir derzeit mit einer Lösung, die unten auf dem Bild zu sehen

ist. Die Rechtecke, die ich mit dem Wire Befehl gezeichnet habe, besitzten

natürlich einen anderen Signalname als die Massefläche und werden je nach

Clearance Einstellung im DRC davon freigespart.

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Rechtecke als Linienzug mit WIRE einzuzeichnen, ist aber sicher nicht

der richtige Weg.

Leider bekomme ich hier bezgl. Abstand und Wire-Breite etliche DRC-Fehler

und ich bin mir natürlich auch nicht sicher, ob dies später bei der

Platinenherstellung keine Probleme bereitet (werden denn Wires mit Width=0

bei der Erzeugung der Gerber-Daten mit berücksichtigt?).

Width=0 bedeutet, daß die kleinstmögliche Strichbreite des jeweiligen

Ausgabegerätes verwendet wird. Und ja, die werden berücksichtigt - aber

erzeugen leider ungültigen Gerber-Code, es ist also eher Zufall, was

dabei herauskommt.

DRC-Fehlermeldungen sollten durchaus ernst genommen werden, auch wenn es

manchmal gute Gründe gibt, sie trotzdem zu "billigen".

Eine elegantere

Lösung ohne DRC-Fehler wäre auf jeden Fall wünschenswert und ich hoffe

jemand kann mir da weiterhelfen.

Mit mehereren Polygonen und unterschiedlichen "Rank" Werten hab ich es auch

schon versucht, aber leider bekomm ich hier das Problem, dass das Polygon,

welches die Pads freilegen soll, ebenfalls ausgefüllt wird bzw. wenn ich

einen Isolation-Wert eingebe, um ein Ausfüllen zu vermeiden, dann ist es

mir nicht mehr möglich, die notwendige rechteckige Form des Antipads

einzuhalten :blush:

Was /genau/ willst Du denn erreichen? Von der obigen Beschreibung her

würde ich auf jeden Fall mit Polygon(en) arbeiten.

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens für

ein Gerücht. Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine runde

Struktur.

Und dann hätte ich noch eine Frage: Muss ich in Eagle bestimmte

Einstellungen vornehmen, damit bei Pads oder Vias auf den (nicht

angebunden) Innenlagen kein Restring gesetzt wird oder ist dies per Default

so festgelegt oder muss ich das vllt sogar direkt mit dem

Platinenhersteller abklären?

Das Thema hatten wir neulich schonmal... Such einfach mal in den älteren

Beiträgen aller Newsgroups. An das Ergebnis erinnere ich mich gerade

nicht mehr...

Tilmann

Bernd schrieb:

ich habe eine Frage bezüglich der Festlegung von Antipads in Eagle. Um

einen Backplane-Connector auf meiner mehrlagigen Platine unterzubringen,

habe ich ein Package erstellt, das mehrere Pads enhält (dort wird der

Stecker später eingepresst). Nun müssen laut Hersteller-Vorgaben um

diejenigen Pads, die später Signale führen, Antipads gesetzt werden, d.h.

auf jeder Ground-Lage müssen diese Pads mit einem fest definierten Abstand

zum Massepotential "freigelegt" werden.

Ich behelfe mir derzeit mit einer Lösung, die unten auf dem Bild zu sehen

ist. Die Rechtecke, die ich mit dem Wire Befehl gezeichnet habe, besitzten

natürlich einen anderen Signalname als die Massefläche und werden je nach

Clearance Einstellung im DRC davon freigespart.

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Rechtecke als Linienzug mit WIRE einzuzeichnen, ist aber sicher nicht

der richtige Weg.

Leider bekomme ich hier bezgl. Abstand und Wire-Breite etliche DRC-Fehler

und ich bin mir natürlich auch nicht sicher, ob dies später bei der

Platinenherstellung keine Probleme bereitet (werden denn Wires mit Width=0

bei der Erzeugung der Gerber-Daten mit berücksichtigt?).

Width=0 bedeutet, daß die kleinstmögliche Strichbreite des jeweiligen

Ausgabegerätes verwendet wird. Und ja, die werden berücksichtigt - aber

erzeugen leider ungültigen Gerber-Code, es ist also eher Zufall, was

dabei herauskommt.

DRC-Fehlermeldungen sollten durchaus ernst genommen werden, auch wenn es

manchmal gute Gründe gibt, sie trotzdem zu "billigen".

Eine elegantere

Lösung ohne DRC-Fehler wäre auf jeden Fall wünschenswert und ich hoffe

jemand kann mir da weiterhelfen.

Mit mehereren Polygonen und unterschiedlichen "Rank" Werten hab ich es auch

schon versucht, aber leider bekomm ich hier das Problem, dass das Polygon,

welches die Pads freilegen soll, ebenfalls ausgefüllt wird bzw. wenn ich

einen Isolation-Wert eingebe, um ein Ausfüllen zu vermeiden, dann ist es

mir nicht mehr möglich, die notwendige rechteckige Form des Antipads

einzuhalten :blush:

Was /genau/ willst Du denn erreichen? Von der obigen Beschreibung her

würde ich auf jeden Fall mit Polygon(en) arbeiten.

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens für

ein Gerücht. Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine runde

Struktur.

Und dann hätte ich noch eine Frage: Muss ich in Eagle bestimmte

Einstellungen vornehmen, damit bei Pads oder Vias auf den (nicht

angebunden) Innenlagen kein Restring gesetzt wird oder ist dies per Default

so festgelegt oder muss ich das vllt sogar direkt mit dem

Platinenhersteller abklären?

Das Thema hatten wir neulich schonmal... Such einfach mal in den älteren

Beiträgen aller Newsgroups. An das Ergebnis erinnere ich mich gerade

nicht mehr...

Tilmann

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Hier der Link zu dem Bild:

http://img130.imageshack.us/img130/3747/connectorj.jpg

Was /genau/ willst Du denn erreichen?

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens

für

ein Gerücht.

Im Datenblatt des Herstellers ist dies so vorgeben. Hier der Ausschnitt des

Footprints:

http://img63.imageshack.us/img63/7341/footprint.jpg

Da die Signale auf differentiellen Stripline-Leitungen aus dem

Steckerbereich herausgeführt werden, ist es denke ich mal notwendig, eine

homogene Feldverteilung zu gewährleisten, um die differentielle Impedanz

der Stripline-Leitungen nicht oder nur geringfügig zu beeinflussen. Wären

die Ground-Lagen ober- und unterhalb der Leitungen nicht gleichmäßig

"ausgspart", dann wär dies sicher nicht mehr gegeben... so sehe ich das

zumindest.

Von der obigen Beschreibung her würde ich auf jeden Fall mit

Polygon(en) arbeiten.

Ja das war natürlich auch mein erster Gedanke bzw. Ansatz, aber dabei

bekomme ich leider die bereits erwähnten Probleme. Ich werd aber nochmal

versuchen, geeignete Polygon-Größen und Isolation-Werte zu finden, um

vllt doch noch die geforderte Größe und rechteckige Form der Antipads

hinzubekommen.

Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine

runde

Struktur.

Bei einzelnen Vias ist dies absolut richtig. Hierbei geht es ja im

wesentlichen darum, den kapazitiven Einfluss der Ground-Lagen auf das/die

Vias zu verringern. Hier in meinem Fall muss aber wie erwähnt auch der

Einfluss der Antipads auf die angrenzenden, differentiellen

Stripline-Leitungen berücksichtigt werden.

Viele Grüße

Bernd

--

Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca