Wie erzeuge ich Antipads (Aussparungen auf den Ground-Lagen)?

Bernd schrieb:

ich habe eine Frage bezüglich der Festlegung von Antipads in Eagle. Um

einen Backplane-Connector auf meiner mehrlagigen Platine unterzubringen,

habe ich ein Package erstellt, das mehrere Pads enhält (dort wird der

Stecker später eingepresst). Nun müssen laut Hersteller-Vorgaben um

diejenigen Pads, die später Signale führen, Antipads gesetzt werden, d.h.

auf jeder Ground-Lage müssen diese Pads mit einem fest definierten Abstand

zum Massepotential "freigelegt" werden.

Ich behelfe mir derzeit mit einer Lösung, die unten auf dem Bild zu sehen

ist. Die Rechtecke, die ich mit dem Wire Befehl gezeichnet habe, besitzten

natürlich einen anderen Signalname als die Massefläche und werden je nach

Clearance Einstellung im DRC davon freigespart.

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Rechtecke als Linienzug mit WIRE einzuzeichnen, ist aber sicher nicht

der richtige Weg.

Leider bekomme ich hier bezgl. Abstand und Wire-Breite etliche DRC-Fehler

und ich bin mir natürlich auch nicht sicher, ob dies später bei der

Platinenherstellung keine Probleme bereitet (werden denn Wires mit Width=0

bei der Erzeugung der Gerber-Daten mit berücksichtigt?).

Width=0 bedeutet, daß die kleinstmögliche Strichbreite des jeweiligen

Ausgabegerätes verwendet wird. Und ja, die werden berücksichtigt - aber

erzeugen leider ungültigen Gerber-Code, es ist also eher Zufall, was

dabei herauskommt.

DRC-Fehlermeldungen sollten durchaus ernst genommen werden, auch wenn es

manchmal gute Gründe gibt, sie trotzdem zu "billigen".

Eine elegantere

Lösung ohne DRC-Fehler wäre auf jeden Fall wünschenswert und ich hoffe

jemand kann mir da weiterhelfen.

Mit mehereren Polygonen und unterschiedlichen "Rank" Werten hab ich es auch

schon versucht, aber leider bekomm ich hier das Problem, dass das Polygon,

welches die Pads freilegen soll, ebenfalls ausgefüllt wird bzw. wenn ich

einen Isolation-Wert eingebe, um ein Ausfüllen zu vermeiden, dann ist es

mir nicht mehr möglich, die notwendige rechteckige Form des Antipads

einzuhalten :blush:

Was /genau/ willst Du denn erreichen? Von der obigen Beschreibung her

würde ich auf jeden Fall mit Polygon(en) arbeiten.

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens für

ein Gerücht. Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine runde

Struktur.

Und dann hätte ich noch eine Frage: Muss ich in Eagle bestimmte

Einstellungen vornehmen, damit bei Pads oder Vias auf den (nicht

angebunden) Innenlagen kein Restring gesetzt wird oder ist dies per Default

so festgelegt oder muss ich das vllt sogar direkt mit dem

Platinenhersteller abklären?

Das Thema hatten wir neulich schonmal... Such einfach mal in den älteren

Beiträgen aller Newsgroups. An das Ergebnis erinnere ich mich gerade

nicht mehr...

Tilmann

Bernd schrieb:

ich habe eine Frage bezüglich der Festlegung von Antipads in Eagle. Um

einen Backplane-Connector auf meiner mehrlagigen Platine unterzubringen,

habe ich ein Package erstellt, das mehrere Pads enhält (dort wird der

Stecker später eingepresst). Nun müssen laut Hersteller-Vorgaben um

diejenigen Pads, die später Signale führen, Antipads gesetzt werden, d.h.

auf jeder Ground-Lage müssen diese Pads mit einem fest definierten Abstand

zum Massepotential "freigelegt" werden.

Ich behelfe mir derzeit mit einer Lösung, die unten auf dem Bild zu sehen

ist. Die Rechtecke, die ich mit dem Wire Befehl gezeichnet habe, besitzten

natürlich einen anderen Signalname als die Massefläche und werden je nach

Clearance Einstellung im DRC davon freigespart.

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Rechtecke als Linienzug mit WIRE einzuzeichnen, ist aber sicher nicht

der richtige Weg.

Leider bekomme ich hier bezgl. Abstand und Wire-Breite etliche DRC-Fehler

und ich bin mir natürlich auch nicht sicher, ob dies später bei der

Platinenherstellung keine Probleme bereitet (werden denn Wires mit Width=0

bei der Erzeugung der Gerber-Daten mit berücksichtigt?).

Width=0 bedeutet, daß die kleinstmögliche Strichbreite des jeweiligen

Ausgabegerätes verwendet wird. Und ja, die werden berücksichtigt - aber

erzeugen leider ungültigen Gerber-Code, es ist also eher Zufall, was

dabei herauskommt.

DRC-Fehlermeldungen sollten durchaus ernst genommen werden, auch wenn es

manchmal gute Gründe gibt, sie trotzdem zu "billigen".

Eine elegantere

Lösung ohne DRC-Fehler wäre auf jeden Fall wünschenswert und ich hoffe

jemand kann mir da weiterhelfen.

Mit mehereren Polygonen und unterschiedlichen "Rank" Werten hab ich es auch

schon versucht, aber leider bekomm ich hier das Problem, dass das Polygon,

welches die Pads freilegen soll, ebenfalls ausgefüllt wird bzw. wenn ich

einen Isolation-Wert eingebe, um ein Ausfüllen zu vermeiden, dann ist es

mir nicht mehr möglich, die notwendige rechteckige Form des Antipads

einzuhalten :blush:

Was /genau/ willst Du denn erreichen? Von der obigen Beschreibung her

würde ich auf jeden Fall mit Polygon(en) arbeiten.

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens für

ein Gerücht. Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine runde

Struktur.

Und dann hätte ich noch eine Frage: Muss ich in Eagle bestimmte

Einstellungen vornehmen, damit bei Pads oder Vias auf den (nicht

angebunden) Innenlagen kein Restring gesetzt wird oder ist dies per Default

so festgelegt oder muss ich das vllt sogar direkt mit dem

Platinenhersteller abklären?

Das Thema hatten wir neulich schonmal... Such einfach mal in den älteren

Beiträgen aller Newsgroups. An das Ergebnis erinnere ich mich gerade

nicht mehr...

Tilmann

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Hier der Link zu dem Bild:

http://img130.imageshack.us/img130/3747/connectorj.jpg

Was /genau/ willst Du denn erreichen?

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens

für

ein Gerücht.

Im Datenblatt des Herstellers ist dies so vorgeben. Hier der Ausschnitt des

Footprints:

http://img63.imageshack.us/img63/7341/footprint.jpg

Da die Signale auf differentiellen Stripline-Leitungen aus dem

Steckerbereich herausgeführt werden, ist es denke ich mal notwendig, eine

homogene Feldverteilung zu gewährleisten, um die differentielle Impedanz

der Stripline-Leitungen nicht oder nur geringfügig zu beeinflussen. Wären

die Ground-Lagen ober- und unterhalb der Leitungen nicht gleichmäßig

"ausgspart", dann wär dies sicher nicht mehr gegeben... so sehe ich das

zumindest.

Von der obigen Beschreibung her würde ich auf jeden Fall mit

Polygon(en) arbeiten.

Ja das war natürlich auch mein erster Gedanke bzw. Ansatz, aber dabei

bekomme ich leider die bereits erwähnten Probleme. Ich werd aber nochmal

versuchen, geeignete Polygon-Größen und Isolation-Werte zu finden, um

vllt doch noch die geforderte Größe und rechteckige Form der Antipads

hinzubekommen.

Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine

runde

Struktur.

Bei einzelnen Vias ist dies absolut richtig. Hierbei geht es ja im

wesentlichen darum, den kapazitiven Einfluss der Ground-Lagen auf das/die

Vias zu verringern. Hier in meinem Fall muss aber wie erwähnt auch der

Einfluss der Antipads auf die angrenzenden, differentiellen

Stripline-Leitungen berücksichtigt werden.

Viele Grüße

Bernd

--

Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca

Bernd schrieb:

Hier der Link zu dem Bild:

http://img130.imageshack.us/img130/3747/connectorj.jpg

Danke, so ist das besser.

Was /genau/ willst Du denn erreichen?

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens

für

ein Gerücht.

 

Im Datenblatt des Herstellers ist dies so vorgeben. Hier der Ausschnitt des

Footprints:

http://img63.imageshack.us/img63/7341/footprint.jpg

 

Da die Signale auf differentiellen Stripline-Leitungen aus dem

Steckerbereich herausgeführt werden, ist es denke ich mal notwendig, eine

homogene Feldverteilung zu gewährleisten, um die differentielle Impedanz

der Stripline-Leitungen nicht oder nur geringfügig zu beeinflussen. Wären

die Ground-Lagen ober- und unterhalb der Leitungen nicht gleichmäßig

"ausgspart", dann wär dies sicher nicht mehr gegeben... so sehe ich das

zumindest.

Könnte es auch sein, daß die Darstellung eher schematisch ist und die

exakte Form weniger kritisch? Ansonsten müßtest Du auch für jedes Pad

ein separates Antipad einfügen - und deren Abstand scheint mir in der

Skizze gar nicht definiert zu sein.

Von der obigen Beschreibung her würde ich auf jeden Fall mit

Polygon(en) arbeiten.

 

Ja das war natürlich auch mein erster Gedanke bzw. Ansatz, aber dabei

bekomme ich leider die bereits erwähnten Probleme. Ich werd aber nochmal

versuchen, geeignete Polygon-Größen und Isolation-Werte zu finden, um

vllt doch noch die geforderte Größe und rechteckige Form der Antipads

hinzubekommen.

Die Größe dürfte nur in Bezug auf die Asymmetrie ein Problem sein, aber

rechteckig wird das nur mit dem Freirechnen des Polygons wohl nie werden...

Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine

runde

Struktur.

 

Bei einzelnen Vias ist dies absolut richtig. Hierbei geht es ja im

wesentlichen darum, den kapazitiven Einfluss der Ground-Lagen auf das/die

Vias zu verringern. Hier in meinem Fall muss aber wie erwähnt auch der

Einfluss der Antipads auf die angrenzenden, differentiellen

Stripline-Leitungen berücksichtigt werden.

Ich vermute, daß das, was von der Massefläche noch ein wenig zwischen

die Pads hineinragt (bei normalem Polygon), deutlich weniger ausmacht

als Du befürchtest. Immerhin liegt auch die gesamte restliche Stripline

unmittelbar neben einer (durchgehenden) Massefläche. Und wenn es nur um

die Kapazitäten nach Masse geht, ist das mit runden Aussparungen

genausogut machbar und nur eine Frage der Abstände.

Um das so zu zeichnen, wie Du es haben möchtest bzw. die Skizze das

vorgibt, bräuchtest Du Sperrflächen für die Innenlagen - aber die gibt

es in EAGLE leider nur für die Außenlagen. :-\

Vielleicht sprichst Du auch einfach mal mit dem Hersteller der

Steckverbinder, wie kritisch das /wirklich/ ist bzw. ob rundes

Freirechnen um die (einzelnen) Pads nicht auch ausreicht.

Evtl. kennt man dort das Problem und weiß, wie man das am geschicktesten

löst bzw. welche Geometrien dann angebracht sind.

Ansonsten könntest Du immer noch mit Wire=0.01mm arbeiten (gibt

wenigstens gültigen Gerbercode) und dem LPH mitteilen, daß er Linien

dieser Stärke einfach ignorieren soll (ist für die leicht, die löschen

einfach die betreffende Blende beim CAM-Prozess).

Viel Erfolg,

Tilmann

Am Wed, 24 Mar 2010 14:27:10 +0100 schrieb Tilmann Reh:

Bernd schrieb:

 

Hier der Link zu dem Bild:

http://img130.imageshack.us/img130/3747/connectorj.jpg

 

Danke, so ist das besser.

 

Was /genau/ willst Du denn erreichen? Daß die "Aussparungen"

rechteckig sein müssen, halte ich übrigens für

ein Gerücht.

 

Im Datenblatt des Herstellers ist dies so vorgeben. Hier der Ausschnitt

des Footprints:

http://img63.imageshack.us/img63/7341/footprint.jpg

 

Da die Signale auf differentiellen Stripline-Leitungen aus dem

Steckerbereich herausgeführt werden, ist es denke ich mal notwendig,

eine homogene Feldverteilung zu gewährleisten, um die differentielle

Impedanz der Stripline-Leitungen nicht oder nur geringfügig zu

beeinflussen. Wären die Ground-Lagen ober- und unterhalb der Leitungen

nicht gleichmäßig "ausgspart", dann wär dies sicher nicht mehr

gegeben... so sehe ich das zumindest.

 

Könnte es auch sein, daß die Darstellung eher schematisch ist und die

exakte Form weniger kritisch? ...

Sieht mir ehr so aus, als ob hier 3 Probleme Zusammenkommen.

- HF-Eigenschaften (?sieht irgendwie nach differentiellen

  Leitungspaaren aus?)     

- Wenig Platz

- Einpresstechnik (Deformation der DK-Hülse)

Hier macht es, je nach Technologie und Form der Einpresszone die

Freistellung der maximal zu erwartenden Deformation der DK-Hülse

anzupassen.

Das wäre dann idealer weise bei starren bzw. semistarren Einpresszonen

mit rechteckigem Querschnitt (grob vereinfacht) eine rechteckige

Freistellung mit abgrundeten Ecken.

Wenn genug Platz ist, kann man natürlich auch eine entsprechend Große

"Architektenlösung" (kreisrund) wählen.

--

MfG Knut

Vielen herzlichen Dank erstmal für die Antworten.

Ich habe das Problem nun mal vorläufig mit Polygonen + unterschiedlichen

"Rank"-Werten gelöst. DRC-Fehler bekomme ich jetzt zumindest keine mehr

und die rechteckige Form der Antipads kann ich damit ebenfalls erzeugen:

(Link: http://img231.imageshack.us/img231/8197/connector2.jpg)

Sieht mir ehr so aus, als ob hier 3 Probleme Zusammenkommen.

- HF-Eigenschaften (?sieht irgendwie nach differentiellen

Leitungspaaren aus?)

- Wenig Platz

- Einpresstechnik (Deformation der DK-Hülse)

Ja genau, diese Punkte treffen auf meinen Fall zu. Auf den differentiellen

Stripline-Leitungen sollen später Signale mit einer Frequenz von mehreren

GHz geführt werden. Deshalb können sich auch schon geringe

Impedanzunterschiede (->Signalreflektionen) auf der Leitung negativ auf die

Signalqualität auswirken. An die Sache mit der Deformation der DK-Hülsen

habe ich bisher zwar nicht gedacht, aber auch das scheint mir durchaus

nachvollziehbar zu sein.

Könnte es auch sein, daß die Darstellung eher schematisch ist und

die

exakte Form weniger kritisch? Ansonsten müßtest Du auch für jedes

Pad

ein separates Antipad einfügen - und deren Abstand scheint mir in der

Skizze gar nicht definiert zu sein.

Hm da die Größe der Antipads vom Hersteller des Steckers eigentlich exakt

vorgegeben ist (1.6mm x 3.2mm), denke ich schon, dass es wichtig ist, diese

Angaben im Layout auch einzuhalten. Dass ich für jedes Signalpaar und auf

jeder Lage ein seperates Antipad definieren muss ist natürlich richtig,

aber mit dem cut&paste Befehl hält sich die Arbeit zum Glück in Grenzen

Um das so zu zeichnen, wie Du es haben möchtest bzw. die Skizze das

vorgibt, bräuchtest Du Sperrflächen für die Innenlagen - aber die

gibt

es in EAGLE leider nur für die Außenlagen. :-\

Ja das wäre natürlich eine elegante Lösung, wenn es diese restrict-Layer

ebenfalls für Innenlagen geben würde. Vielleicht ist das ja was für eine

spätere Eagle Version...

Aber denkt ihr mit der jetztigen Lösung lassen sich ordentliche

Gerber-Daten für die Platinenherstellung erzeugen???

Um nochmals auf meine andere Frage zu der Restring-Breite auf den

Innenlagen im ersten Post zurückzukommen:

Muss ich in Eagle bestimmte Einstellungen vornehmen, damit bei Pads

oder

Vias auf den (nicht angebunden) Innenlagen kein Restring gesetzt wird

oder

ist dies per Default so festgelegt oder muss ich das vllt sogar direkt

mit

dem Platinenhersteller abklären?

Ich habe zwar einige Threads über das Thema gefunden, aber es wird darin

leider nie angegeben, ob die DRC-Einstellungen bei Eagle nun alle

Innenlagen betreffen oder nur die angebundenen Innenlagen? Wenn Pads auf

NICHT angebundenen Lagen (Nonfunctional Pads) gesetzt werden, dann können

diese ebenfalls eine kapazitive Störung hervorrufen (siehe:

http://books.google.com/books?id=SbuUX63oTIYC&pg=PA102&dq=%22nonfunctional+pads%22&hl=de&cd=1#v=onepage&q=%22nonfunctional%20pads%22&f=false)

und das möchte ich gerne ausschließen bzw. vermeiden.

Viele Grüße

Bernd

--

Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca

Am Thu, 25 Mar 2010 09:39:58 +0100 schrieb Bernd:

...

Aber denkt ihr mit der jetztigen Lösung lassen sich ordentliche

Gerber-Daten für die Platinenherstellung erzeugen???

Auf alle Fälle. Wenn man für die Freistellungen eine Linienbreite -->

einen D-Code benutzt, der sonst nicht, oder zumindest nicht in den

Leiterbild-Ebenen vorkommt (Dimension-Layer und die unglückliche Lösung

bei Eagle mit der Linienbreite 0 im Zusammenhang mit dem DRC habe ich

hier im Sinn) , kann man das einfach mit angeben und der CAM-Bearbeiter

beim Hersteller hat diese Hilfslinien in 0,nix entfernt.

Oder man entfernt diese Strukturen mit einem CAM-Tool oder Löscht

notfalls den Block mit dem entsprechendem D-Code ganz einfach mit einem

Texteditor.

--

MfG Knut

Knut Schottstädt schrieb:

Aber denkt ihr mit der jetztigen Lösung lassen sich ordentliche

Gerber-Daten für die Platinenherstellung erzeugen???

 

Auf alle Fälle.

Würde ich auch sagen.

Wenn man für die Freistellungen eine Linienbreite -->

einen D-Code benutzt, der sonst nicht, oder zumindest nicht in den

Leiterbild-Ebenen vorkommt (Dimension-Layer und die unglückliche Lösung

bei Eagle mit der Linienbreite 0 im Zusammenhang mit dem DRC habe ich

hier im Sinn) , kann man das einfach mit angeben und der CAM-Bearbeiter

beim Hersteller hat diese Hilfslinien in 0,nix entfernt.

Oder man entfernt diese Strukturen mit einem CAM-Tool oder Löscht

notfalls den Block mit dem entsprechendem D-Code ganz einfach mit einem

Texteditor.

Sollte gar nicht nötig sein - als Orphans werden die gar nicht erst mit

ausgegeben.

Tilmann

Am Thu, 25 Mar 2010 11:03:04 +0100 schrieb Tilmann Reh:

Knut Schottstädt schrieb:

...

Wenn man für die Freistellungen eine Linienbreite --> einen D-Code

benutzt, der sonst nicht, oder zumindest nicht in den Leiterbild-Ebenen

vorkommt (Dimension-Layer und die unglückliche Lösung bei Eagle mit der

Linienbreite 0 im Zusammenhang mit dem DRC habe ich hier im Sinn) ,

kann man das einfach mit angeben und der CAM-Bearbeiter beim Hersteller

hat diese Hilfslinien in 0,nix entfernt. Oder man entfernt diese

Strukturen mit einem CAM-Tool oder Löscht notfalls den Block mit dem

entsprechendem D-Code ganz einfach mit einem Texteditor.

 

Sollte gar nicht nötig sein - als Orphans werden die gar nicht erst mit

ausgegeben.

Die Linien in den Innenlagen, die zur Freistellung dienen, sind Orphans?

In der Lösung vom OP waren das Wires in den Innenlagen im Package

wenn ich nicht irre.

--

MfG Knut

Knut Schottstädt schrieb:

Die Linien in den Innenlagen, die zur Freistellung dienen, sind Orphans?

In der Lösung vom OP waren das Wires in den Innenlagen im Package

wenn ich nicht irre.

In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

gestaffelten Ranks.

Tilmann

Am Thu, 25 Mar 2010 12:01:18 +0100 schrieb Tilmann Reh:

Knut Schottstädt schrieb:

 

Die Linien in den Innenlagen, die zur Freistellung dienen, sind

Orphans? In der Lösung vom OP waren das Wires in den Innenlagen im

Package wenn ich nicht irre.

 

In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

gestaffelten Ranks.

Ja, von einem Versuch, der nicht so richtig funktioniert hat.

Polygone mit gestaffelten Ranks bedeutet auch, dass man das nicht im

Package machen kann, wenn ich nichts übersehen habe.

Bei einem hochpoligem Backplaneconnector, der evtl. zig-fach auf einer

Backplane auftaucht, etliche Polygone im Layout nachzutragen, ist

irgenwie auch keine Lösung die man so wirklich empfehlen kann.

Bei Designs in Bereichen, wo man u.a. über Back-Drilling und ähnliche

Scherze nachdenkt ist Eagle vielleicht auch nicht mehr so ganz das

passende Tool.

--

MfG Knut

Knut Schottstädt schrieb:

In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

gestaffelten Ranks.

 

Ja, von einem Versuch, der nicht so richtig funktioniert hat.

Das lese ich da aber nicht heraus.

Und wenn ich mir das recht überlege, braucht er die inneren Polygone

einklich gar nicht.

Polygone mit gestaffelten Ranks bedeutet auch, dass man das nicht im

Package machen kann, wenn ich nichts übersehen habe.

Bei einem hochpoligem Backplaneconnector, der evtl. zig-fach auf einer

Backplane auftaucht, etliche Polygone im Layout nachzutragen, ist

irgenwie auch keine Lösung die man so wirklich empfehlen kann.

--> intensives CUT & PASTE...

(Mit den richtigen Rastereinstellungen und in der richtigen Reigenfolge

ist das gar nicht so schlimm.)

Tilmann