Wie erzeuge ich Antipads (Aussparungen auf den Ground-Lagen)?

Bernd schrieb:

ich habe eine Frage bezüglich der Festlegung von Antipads in Eagle. Um

einen Backplane-Connector auf meiner mehrlagigen Platine unterzubringen,

habe ich ein Package erstellt, das mehrere Pads enhält (dort wird der

Stecker später eingepresst). Nun müssen laut Hersteller-Vorgaben um

diejenigen Pads, die später Signale führen, Antipads gesetzt werden, d.h.

auf jeder Ground-Lage müssen diese Pads mit einem fest definierten Abstand

zum Massepotential "freigelegt" werden.

Ich behelfe mir derzeit mit einer Lösung, die unten auf dem Bild zu sehen

ist. Die Rechtecke, die ich mit dem Wire Befehl gezeichnet habe, besitzten

natürlich einen anderen Signalname als die Massefläche und werden je nach

Clearance Einstellung im DRC davon freigespart.

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Rechtecke als Linienzug mit WIRE einzuzeichnen, ist aber sicher nicht

der richtige Weg.

Leider bekomme ich hier bezgl. Abstand und Wire-Breite etliche DRC-Fehler

und ich bin mir natürlich auch nicht sicher, ob dies später bei der

Platinenherstellung keine Probleme bereitet (werden denn Wires mit Width=0

bei der Erzeugung der Gerber-Daten mit berücksichtigt?).

Width=0 bedeutet, daß die kleinstmögliche Strichbreite des jeweiligen

Ausgabegerätes verwendet wird. Und ja, die werden berücksichtigt - aber

erzeugen leider ungültigen Gerber-Code, es ist also eher Zufall, was

dabei herauskommt.

DRC-Fehlermeldungen sollten durchaus ernst genommen werden, auch wenn es

manchmal gute Gründe gibt, sie trotzdem zu "billigen".

Eine elegantere

Lösung ohne DRC-Fehler wäre auf jeden Fall wünschenswert und ich hoffe

jemand kann mir da weiterhelfen.

Mit mehereren Polygonen und unterschiedlichen "Rank" Werten hab ich es auch

schon versucht, aber leider bekomm ich hier das Problem, dass das Polygon,

welches die Pads freilegen soll, ebenfalls ausgefüllt wird bzw. wenn ich

einen Isolation-Wert eingebe, um ein Ausfüllen zu vermeiden, dann ist es

mir nicht mehr möglich, die notwendige rechteckige Form des Antipads

einzuhalten :blush:

Was /genau/ willst Du denn erreichen? Von der obigen Beschreibung her

würde ich auf jeden Fall mit Polygon(en) arbeiten.

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens für

ein Gerücht. Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine runde

Struktur.

Und dann hätte ich noch eine Frage: Muss ich in Eagle bestimmte

Einstellungen vornehmen, damit bei Pads oder Vias auf den (nicht

angebunden) Innenlagen kein Restring gesetzt wird oder ist dies per Default

so festgelegt oder muss ich das vllt sogar direkt mit dem

Platinenhersteller abklären?

Das Thema hatten wir neulich schonmal... Such einfach mal in den älteren

Beiträgen aller Newsgroups. An das Ergebnis erinnere ich mich gerade

nicht mehr...

Tilmann

"Unten" ist kein Bild. (Zumindest nicht hier in der Newsgroup, da

scheint die Forum-Software mal wieder Mist zu bauen.)

Hier der Link zu dem Bild:

http://img130.imageshack.us/img130/3747/connectorj.jpg

Was /genau/ willst Du denn erreichen?

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens

für

ein Gerücht.

Im Datenblatt des Herstellers ist dies so vorgeben. Hier der Ausschnitt des

Footprints:

http://img63.imageshack.us/img63/7341/footprint.jpg

Da die Signale auf differentiellen Stripline-Leitungen aus dem

Steckerbereich herausgeführt werden, ist es denke ich mal notwendig, eine

homogene Feldverteilung zu gewährleisten, um die differentielle Impedanz

der Stripline-Leitungen nicht oder nur geringfügig zu beeinflussen. Wären

die Ground-Lagen ober- und unterhalb der Leitungen nicht gleichmäßig

"ausgspart", dann wär dies sicher nicht mehr gegeben... so sehe ich das

zumindest.

Von der obigen Beschreibung her würde ich auf jeden Fall mit

Polygon(en) arbeiten.

Ja das war natürlich auch mein erster Gedanke bzw. Ansatz, aber dabei

bekomme ich leider die bereits erwähnten Probleme. Ich werd aber nochmal

versuchen, geeignete Polygon-Größen und Isolation-Werte zu finden, um

vllt doch noch die geforderte Größe und rechteckige Form der Antipads

hinzubekommen.

Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine

runde

Struktur.

Bei einzelnen Vias ist dies absolut richtig. Hierbei geht es ja im

wesentlichen darum, den kapazitiven Einfluss der Ground-Lagen auf das/die

Vias zu verringern. Hier in meinem Fall muss aber wie erwähnt auch der

Einfluss der Antipads auf die angrenzenden, differentiellen

Stripline-Leitungen berücksichtigt werden.

Viele Grüße

Bernd

--

Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca

Bernd schrieb:

Hier der Link zu dem Bild:

http://img130.imageshack.us/img130/3747/connectorj.jpg

Danke, so ist das besser.

Was /genau/ willst Du denn erreichen?

Daß die "Aussparungen" rechteckig sein müssen, halte ich übrigens

für

ein Gerücht.

 

Im Datenblatt des Herstellers ist dies so vorgeben. Hier der Ausschnitt des

Footprints:

http://img63.imageshack.us/img63/7341/footprint.jpg

 

Da die Signale auf differentiellen Stripline-Leitungen aus dem

Steckerbereich herausgeführt werden, ist es denke ich mal notwendig, eine

homogene Feldverteilung zu gewährleisten, um die differentielle Impedanz

der Stripline-Leitungen nicht oder nur geringfügig zu beeinflussen. Wären

die Ground-Lagen ober- und unterhalb der Leitungen nicht gleichmäßig

"ausgspart", dann wär dies sicher nicht mehr gegeben... so sehe ich das

zumindest.

Könnte es auch sein, daß die Darstellung eher schematisch ist und die

exakte Form weniger kritisch? Ansonsten müßtest Du auch für jedes Pad

ein separates Antipad einfügen - und deren Abstand scheint mir in der

Skizze gar nicht definiert zu sein.

Von der obigen Beschreibung her würde ich auf jeden Fall mit

Polygon(en) arbeiten.

 

Ja das war natürlich auch mein erster Gedanke bzw. Ansatz, aber dabei

bekomme ich leider die bereits erwähnten Probleme. Ich werd aber nochmal

versuchen, geeignete Polygon-Größen und Isolation-Werte zu finden, um

vllt doch noch die geforderte Größe und rechteckige Form der Antipads

hinzubekommen.

Die Größe dürfte nur in Bezug auf die Asymmetrie ein Problem sein, aber

rechteckig wird das nur mit dem Freirechnen des Polygons wohl nie werden...

Ein gleichmäßiger Abstand um ein rundes Bohrloch bzw. die

darin befindliche Metallhülse bedeutet für mich immer noch eine

runde

Struktur.

 

Bei einzelnen Vias ist dies absolut richtig. Hierbei geht es ja im

wesentlichen darum, den kapazitiven Einfluss der Ground-Lagen auf das/die

Vias zu verringern. Hier in meinem Fall muss aber wie erwähnt auch der

Einfluss der Antipads auf die angrenzenden, differentiellen

Stripline-Leitungen berücksichtigt werden.

Ich vermute, daß das, was von der Massefläche noch ein wenig zwischen

die Pads hineinragt (bei normalem Polygon), deutlich weniger ausmacht

als Du befürchtest. Immerhin liegt auch die gesamte restliche Stripline

unmittelbar neben einer (durchgehenden) Massefläche. Und wenn es nur um

die Kapazitäten nach Masse geht, ist das mit runden Aussparungen

genausogut machbar und nur eine Frage der Abstände.

Um das so zu zeichnen, wie Du es haben möchtest bzw. die Skizze das

vorgibt, bräuchtest Du Sperrflächen für die Innenlagen - aber die gibt

es in EAGLE leider nur für die Außenlagen. :-\

Vielleicht sprichst Du auch einfach mal mit dem Hersteller der

Steckverbinder, wie kritisch das /wirklich/ ist bzw. ob rundes

Freirechnen um die (einzelnen) Pads nicht auch ausreicht.

Evtl. kennt man dort das Problem und weiß, wie man das am geschicktesten

löst bzw. welche Geometrien dann angebracht sind.

Ansonsten könntest Du immer noch mit Wire=0.01mm arbeiten (gibt

wenigstens gültigen Gerbercode) und dem LPH mitteilen, daß er Linien

dieser Stärke einfach ignorieren soll (ist für die leicht, die löschen

einfach die betreffende Blende beim CAM-Prozess).

Viel Erfolg,

Tilmann

Am Thu, 25 Mar 2010 14:57:25 +0100 schrieb Tilmann Reh:

...

--> intensives CUT & PASTE...

(Mit den richtigen Rastereinstellungen und in der richtigen Reigenfolge

ist das gar nicht so schlimm.)

Da kann man anschließend nur Glück wünschen,  dass im weiterem

Designprozess nicht mal irgend  eines der Polygone ausversehen angefasst

wird. Bei einer größeren Backplane mit etwas höherer Lagenzahl und

zusätzlichen Schaltungsteilen ist das irgendwann nicht mehr so richtig

überschaubar und auch nicht zwingend per DRC-feststellbar.

Solche Behelfslösungen klingen mir immer irgendwie ein bisschen nach

Russisch Roulette.

Ein Package oder zumindest eine echte Gruppe (bei Systemen wo das geht)

sollte es schon sein.

Man könnte die Struktur natürlich in einem Script ablegen und

gelegentlich gegenlesen/prüfen.

--

MfG Knut

>> > Die Linien in den Innenlagen, die zur Freistellung dienen, sind

Orphans? In der Lösung vom OP waren das Wires in den Innenlagen im

Package wenn ich nicht irre.

 

In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

gestaffelten Ranks.

 

Ja, von einem Versuch, der nicht so richtig funktioniert hat.

Polygone mit gestaffelten Ranks bedeutet auch, dass man das nicht im

Package machen kann, wenn ich nichts übersehen habe.

Bei einem hochpoligem Backplaneconnector, der evtl. zig-fach auf einer

Backplane auftaucht, etliche Polygone im Layout nachzutragen, ist

irgenwie auch keine Lösung die man so wirklich empfehlen kann.

 

Bei Designs in Bereichen, wo man u.a. über Back-Drilling und

ähnliche

Scherze nachdenkt ist Eagle vielleicht auch nicht mehr so ganz das

passende Tool.

Bisher habe ich die Rechtecke (egal ob mit dem Wire oder Polygon-Befehl

gezeichnet) immer seperat in das Layout eingefügt, also nicht direkt im

Package untergebracht. Aber wie gesagt mit dem Cut&Paste sowie dem

Change-Layer Befehlen war das gar nicht mal sooo viel Arbeit, auch wenn

insgesamt 8 Lagen mit den Antipads ausgestattet werden mussten. Da hat mich

die parallel Leiterführung der Striplines bisher schon einiges mehr an

Nerven gekostet. Und auch das Anpassen der Leitungslängen (dürfen sich

max. 0.5mm in ihrer Länge unterscheiden) war nicht ganz einfach:-/

Naja ich hoff mal, dass meine Lösung mit den Polygonen und den

gestaffelten Rank Werten (siehe:

http://img231.imageshack.us/img231/8197/connector2.jpg) nun das gewünschte

Ergebnis liefert. Beim DRC meckert Eagle zumindest mal nicht rum

Wäre prima, wenn noch jemand eine Antwort oder einen Tip zu meiner anderen

Frage hat:

Quote:

Muss ich in Eagle bestimmte Einstellungen vornehmen, damit bei

Vias/Pads auf den NICHT angebundenen Innenlagen kein Restring gesetzt

wird oder ist dies per Default so festgelegt oder muss ich das direkt mit

dem Platinenhersteller abklären?

Dankeschööön

Viele Grüße

Bernd

--

Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca

Knut Schottstädt schrieb:

In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

gestaffelten Ranks.

 

Ja, von einem Versuch, der nicht so richtig funktioniert hat.

Das lese ich da aber nicht heraus.

Und wenn ich mir das recht überlege, braucht er die inneren Polygone

einklich gar nicht.

Polygone mit gestaffelten Ranks bedeutet auch, dass man das nicht im

Package machen kann, wenn ich nichts übersehen habe.

Bei einem hochpoligem Backplaneconnector, der evtl. zig-fach auf einer

Backplane auftaucht, etliche Polygone im Layout nachzutragen, ist

irgenwie auch keine Lösung die man so wirklich empfehlen kann.

--> intensives CUT & PASTE...

(Mit den richtigen Rastereinstellungen und in der richtigen Reigenfolge

ist das gar nicht so schlimm.)

Tilmann

Knut Schottstädt schrieb:

In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

gestaffelten Ranks.

 

Ja, von einem Versuch, der nicht so richtig funktioniert hat.

Das lese ich da aber nicht heraus.

Und wenn ich mir das recht überlege, braucht er die inneren Polygone

einklich gar nicht.

Polygone mit gestaffelten Ranks bedeutet auch, dass man das nicht im

Package machen kann, wenn ich nichts übersehen habe.

Bei einem hochpoligem Backplaneconnector, der evtl. zig-fach auf einer

Backplane auftaucht, etliche Polygone im Layout nachzutragen, ist

irgenwie auch keine Lösung die man so wirklich empfehlen kann.

--> intensives CUT & PASTE...

(Mit den richtigen Rastereinstellungen und in der richtigen Reigenfolge

ist das gar nicht so schlimm.)

Tilmann

Am Thu, 25 Mar 2010 14:57:25 +0100 schrieb Tilmann Reh:

...

--> intensives CUT & PASTE...

(Mit den richtigen Rastereinstellungen und in der richtigen Reigenfolge

ist das gar nicht so schlimm.)

Da kann man anschließend nur Glück wünschen,  dass im weiterem

Designprozess nicht mal irgend  eines der Polygone ausversehen angefasst

wird. Bei einer größeren Backplane mit etwas höherer Lagenzahl und

zusätzlichen Schaltungsteilen ist das irgendwann nicht mehr so richtig

überschaubar und auch nicht zwingend per DRC-feststellbar.

Solche Behelfslösungen klingen mir immer irgendwie ein bisschen nach

Russisch Roulette.

Ein Package oder zumindest eine echte Gruppe (bei Systemen wo das geht)

sollte es schon sein.

Man könnte die Struktur natürlich in einem Script ablegen und

gelegentlich gegenlesen/prüfen.

--

MfG Knut