element14 Community
element14 Community
    Register Log In
  • Site
  • Search
  • Log In Register
  • Community Hub
    Community Hub
    • What's New on element14
    • Feedback and Support
    • Benefits of Membership
    • Personal Blogs
    • Members Area
    • Achievement Levels
  • Learn
    Learn
    • Ask an Expert
    • eBooks
    • element14 presents
    • Learning Center
    • Tech Spotlight
    • STEM Academy
    • Webinars, Training and Events
    • Learning Groups
  • Technologies
    Technologies
    • 3D Printing
    • FPGA
    • Industrial Automation
    • Internet of Things
    • Power & Energy
    • Sensors
    • Technology Groups
  • Challenges & Projects
    Challenges & Projects
    • Design Challenges
    • element14 presents Projects
    • Project14
    • Arduino Projects
    • Raspberry Pi Projects
    • Project Groups
  • Products
    Products
    • Arduino
    • Avnet & Tria Boards Community
    • Dev Tools
    • Manufacturers
    • Multicomp Pro
    • Product Groups
    • Raspberry Pi
    • RoadTests & Reviews
  • About Us
    About the element14 Community
  • Store
    Store
    • Visit Your Store
    • Choose another store...
      • Europe
      •  Austria (German)
      •  Belgium (Dutch, French)
      •  Bulgaria (Bulgarian)
      •  Czech Republic (Czech)
      •  Denmark (Danish)
      •  Estonia (Estonian)
      •  Finland (Finnish)
      •  France (French)
      •  Germany (German)
      •  Hungary (Hungarian)
      •  Ireland
      •  Israel
      •  Italy (Italian)
      •  Latvia (Latvian)
      •  
      •  Lithuania (Lithuanian)
      •  Netherlands (Dutch)
      •  Norway (Norwegian)
      •  Poland (Polish)
      •  Portugal (Portuguese)
      •  Romania (Romanian)
      •  Russia (Russian)
      •  Slovakia (Slovak)
      •  Slovenia (Slovenian)
      •  Spain (Spanish)
      •  Sweden (Swedish)
      •  Switzerland(German, French)
      •  Turkey (Turkish)
      •  United Kingdom
      • Asia Pacific
      •  Australia
      •  China
      •  Hong Kong
      •  India
      •  Japan
      •  Korea (Korean)
      •  Malaysia
      •  New Zealand
      •  Philippines
      •  Singapore
      •  Taiwan
      •  Thailand (Thai)
      •  Vietnam
      • Americas
      •  Brazil (Portuguese)
      •  Canada
      •  Mexico (Spanish)
      •  United States
      Can't find the country/region you're looking for? Visit our export site or find a local distributor.
  • Translate
  • Profile
  • Settings
Autodesk EAGLE
  • Products
  • More
Autodesk EAGLE
EAGLE Support (Deutsch) Wie erzeuge ich Antipads (Aussparungen auf den Ground-Lagen)?
  • Blog
  • Forum
  • Documents
  • Events
  • Polls
  • Files
  • Members
  • Mentions
  • Sub-Groups
  • Tags
  • More
  • Cancel
  • New
Join Autodesk EAGLE to participate - click to join for free!
Actions
  • Share
  • More
  • Cancel
Forum Thread Details
  • Replies 13 replies
  • Subscribers 180 subscribers
  • Views 1844 views
  • Users 0 members are here
Related

Wie erzeuge ich Antipads (Aussparungen auf den Ground-Lagen)?

autodeskguest
autodeskguest over 16 years ago

Hallo zusammen,

ich habe eine Frage bezüglich der Festlegung von Antipads in Eagle. Um

einen Backplane-Connector auf meiner mehrlagigen Platine unterzubringen,

habe ich ein Package erstellt, das mehrere Pads enhält (dort wird der

Stecker später eingepresst). Nun müssen laut Hersteller-Vorgaben um

diejenigen Pads, die später Signale führen, Antipads gesetzt werden, d.h.

auf jeder Ground-Lage müssen diese Pads mit einem fest definierten Abstand

zum Massepotential "freigelegt" werden.

Ich behelfe mir derzeit mit einer Lösung, die unten auf dem Bild zu sehen

ist. Die Rechtecke, die ich mit dem Wire Befehl gezeichnet habe, besitzten

natürlich einen anderen Signalname als die Massefläche und werden je nach

Clearance Einstellung im DRC davon freigespart.

 

 

Leider bekomme ich hier bezgl. Abstand und Wire-Breite etliche DRC-Fehler

und ich bin mir natürlich auch nicht sicher, ob dies später bei der

Platinenherstellung keine Probleme bereitet (werden denn Wires mit Width=0

bei der Erzeugung der Gerber-Daten mit berücksichtigt?). Eine elegantere

Lösung ohne DRC-Fehler wäre auf jeden Fall wünschenswert und ich hoffe

jemand kann mir da weiterhelfen.

Mit mehereren Polygonen und unterschiedlichen "Rank" Werten hab ich es auch

schon versucht, aber leider bekomm ich hier das Problem, dass das Polygon,

welches die Pads freilegen soll, ebenfalls ausgefüllt wird bzw. wenn ich

einen Isolation-Wert eingebe, um ein Ausfüllen zu vermeiden, dann ist es

mir nicht mehr möglich, die notwendige rechteckige Form des Antipads

einzuhalten :blush:

 

Und dann hätte ich noch eine Frage: Muss ich in Eagle bestimmte

Einstellungen vornehmen, damit bei Pads oder Vias auf den (nicht

angebunden) Innenlagen kein Restring gesetzt wird oder ist dies per Default

so festgelegt oder muss ich das vllt sogar direkt mit dem

Platinenhersteller abklären?

Vieeelen Dank schonmal im Vorraus...

MfG Bernd

--

Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca

 

  • Sign in to reply
  • Cancel
  • autodeskguest
    autodeskguest over 16 years ago in reply to autodeskguest

    Knut Schottstädt schrieb:

     

    In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

    gestaffelten Ranks.

     

    Ja, von einem Versuch, der nicht so richtig funktioniert hat.

     

    Das lese ich da aber nicht heraus.

     

    Und wenn ich mir das recht überlege, braucht er die inneren Polygone

    einklich gar nicht.

     

    Polygone mit gestaffelten Ranks bedeutet auch, dass man das nicht im

    Package machen kann, wenn ich nichts übersehen habe.

    Bei einem hochpoligem Backplaneconnector, der evtl. zig-fach auf einer

    Backplane auftaucht, etliche Polygone im Layout nachzutragen, ist

    irgenwie auch keine Lösung die man so wirklich empfehlen kann.

     

    --> intensives CUT & PASTE... image

    (Mit den richtigen Rastereinstellungen und in der richtigen Reigenfolge

    ist das gar nicht so schlimm.)

     

    Tilmann

     

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • autodeskguest
    autodeskguest over 16 years ago in reply to autodeskguest

    >> > Die Linien in den Innenlagen, die zur Freistellung dienen, sind

    Orphans? In der Lösung vom OP waren das Wires in den Innenlagen im

    Package wenn ich nicht irre.

     

    In dem Bild von seinem letzten Beitrag schrieb er von Polygonen mit

    gestaffelten Ranks.

     

    Ja, von einem Versuch, der nicht so richtig funktioniert hat.

    Polygone mit gestaffelten Ranks bedeutet auch, dass man das nicht im

    Package machen kann, wenn ich nichts übersehen habe.

    Bei einem hochpoligem Backplaneconnector, der evtl. zig-fach auf einer

    Backplane auftaucht, etliche Polygone im Layout nachzutragen, ist

    irgenwie auch keine Lösung die man so wirklich empfehlen kann.

     

    Bei Designs in Bereichen, wo man u.a. über Back-Drilling und

    ähnliche

    Scherze nachdenkt ist Eagle vielleicht auch nicht mehr so ganz das

    passende Tool. image

     

    Bisher habe ich die Rechtecke (egal ob mit dem Wire oder Polygon-Befehl

    gezeichnet) immer seperat in das Layout eingefügt, also nicht direkt im

    Package untergebracht. Aber wie gesagt mit dem Cut&Paste sowie dem

    Change-Layer Befehlen war das gar nicht mal sooo viel Arbeit, auch wenn

    insgesamt 8 Lagen mit den Antipads ausgestattet werden mussten. Da hat mich

    die parallel Leiterführung der Striplines bisher schon einiges mehr an

    Nerven gekostet. Und auch das Anpassen der Leitungslängen (dürfen sich

    max. 0.5mm in ihrer Länge unterscheiden) war nicht ganz einfach:-/

    Naja ich hoff mal, dass meine Lösung mit den Polygonen und den

    gestaffelten Rank Werten (siehe:

    http://img231.imageshack.us/img231/8197/connector2.jpg) nun das gewünschte

    Ergebnis liefert. Beim DRC meckert Eagle zumindest mal nicht rum image

     

    Wäre prima, wenn noch jemand eine Antwort oder einen Tip zu meiner anderen

    Frage hat:

    Quote:

    Muss ich in Eagle bestimmte Einstellungen vornehmen, damit bei

    Vias/Pads auf den NICHT angebundenen Innenlagen kein Restring gesetzt

    wird oder ist dies per Default so festgelegt oder muss ich das direkt mit

    dem Platinenhersteller abklären?

     

     

    Dankeschööön

    Viele Grüße

    Bernd

    --

    Browser-Zugang zu den CadSoft-Support-Foren auf http://www.eaglecentral.ca

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
  • autodeskguest
    autodeskguest over 16 years ago in reply to autodeskguest

    Am Thu, 25 Mar 2010 14:57:25 +0100 schrieb Tilmann Reh:

    ...

    --> intensives CUT & PASTE... image

    (Mit den richtigen Rastereinstellungen und in der richtigen Reigenfolge

    ist das gar nicht so schlimm.)

     

    Da kann man anschließend nur Glück wünschen,  dass im weiterem

    Designprozess nicht mal irgend  eines der Polygone ausversehen angefasst

    wird. Bei einer größeren Backplane mit etwas höherer Lagenzahl und

    zusätzlichen Schaltungsteilen ist das irgendwann nicht mehr so richtig

    überschaubar und auch nicht zwingend per DRC-feststellbar.

    Solche Behelfslösungen klingen mir immer irgendwie ein bisschen nach

    Russisch Roulette. image

     

    Ein Package oder zumindest eine echte Gruppe (bei Systemen wo das geht)

    sollte es schon sein.

     

    Man könnte die Struktur natürlich in einem Script ablegen und

    gelegentlich gegenlesen/prüfen.

     

    --

    MfG Knut

     

    • Cancel
    • Vote Up 0 Vote Down
    • Sign in to reply
    • Cancel
<
element14 Community

element14 is the first online community specifically for engineers. Connect with your peers and get expert answers to your questions.

  • Members
  • Learn
  • Technologies
  • Challenges & Projects
  • Products
  • Store
  • About Us
  • Feedback & Support
  • FAQs
  • Terms of Use
  • Privacy Policy
  • Legal and Copyright Notices
  • Sitemap
  • Cookies

An Avnet Company © 2026 Premier Farnell Limited. All Rights Reserved.

Premier Farnell Ltd, registered in England and Wales (no 00876412), registered office: Farnell House, Forge Lane, Leeds LS12 2NE.

ICP 备案号 10220084.

Follow element14

  • X
  • Facebook
  • linkedin
  • YouTube