Browse By Tags

  • Blog #13: MAX40080 Samples corruption when FIFO Roll-over mode enabled

    Hello everyone. This is my last blog post (I am considering one more, but most probably I will not be able to write them before deadline) as part Experimenting with Current Sense Amplifiers Design Challenge . In next blog post I will post complete summary…
  • Blog #4: Using MAX40080 CSA with MAX32625 MCU – First thoughts

    Blog #4: Using MAX40080 CSA with MAX32625 MCU – First thoughts

    Hello everyone. I welcome you to my 4 th blog post as part of Experimenting with Current Sense Amplifiers Design Challenge . In my previous blog post #1 , #2 and #3 I described my experiment plans as part of contest, and shown basic usage of MAX40080…

  • STMicroelectronics new high performance e-compass in a very small package

    LSM303D is a system in package featuring a 3D magnetometer and a 3D high resolution accelerometer. It is the latest generation of E-compass from STMicroelectronics with high flexibility, high stability over temperature for a consumption of only 300 uA…

  • 多端口SDRAM控制器的设计与实现

    来源：电子技术应用 0 引 言 目前，在很多视频数据采集以及实时显示的应用开发中，常需要用到存储容量大、读写速度快的存储器。在各种存储器件中，同步动态随机存储器SDRAM 以其速度快、容量大、价格低的特点而备受关注。SDRAM 的工作频率可以达到100MHz 甚至更高，但是在其工作周期内，因为要有刷新、预充电以及寻址等必要的操作，不可能总处于数据传输状态，使得它的带宽不能达到百分之百的利用，实时显示效果因此受到影响。为此，本文在研究有关文献的基础上，根据具体情况提出了一种独特的方法，利用FPGA…

  • Tutorial:Using SDRAM and asynchronous FIFO on DE1-SoC FPGA Board

    How to use FIFO, SDRAM and Clock domains
    • https://youtube.com/watch?v=euw0ILLTEhM
    • View

  • What is a Block RAM in an FPGA?

    How Block RAM (BRAM) works inside of an FPGA for beginners. Learn about when and where you would use BRAM. Learn about different configurations: Single Port, Dual Port, FIFO. How are Block RAMs useful in crossing clock domains. Shows how to instan...
    • https://youtube.com/watch?v=fqUuvwl4QJA
    • View

  • Interrupt driven data transfer from PL to PS and visa versa

    I have an application where I have a raw serial stream of data (no start/stop) coming into the Zynq. I will be deserialising the data and would like to send it to the PS via the AXI interface byte-wise in an interrupt driven fashion. It would be ideal…

  • PRESS RELEASE - Maxim - Tiny SPI/I²C UART integrates an oscillator and saves space, power, and cost for industrial and mobile applications

    Tiny UART integrates an oscillator that has 128-word FIFOs to buffer and reduce the microcontroller activity required for mobile applications; fast data rates enable high-speed communication for industrial and mobile applications. SUNNYVALE, CA—January…

  • 基于FPGA的多按键状态识别系统设计

    1 引言 按键作为普通的输入外设，在仪器仪表工业设备和家用电器中得到广泛应用。目前，按键输入电路Ⅲ主要有2种：一种是非扫描方式可以判断多键状态(允许多键同时动作)，但是不适用于大量按键情况，所需I/0端口多；另一种是扫描阵列方式，适用于大量按键，但不能多键同时动作。因此，需要开发一种既适合大量按键又适合多键同时动作，并能节省单片机(MCU)的口线资源的多按键状态识别系统。这里提出一种利用FPGA的I/0端口数多和可编程的特点，采用VHDL语言的多按键状态识别系统，实现识别60个按键自由操作，并简化MCU的控制信号…

  • 一款基于FPGA的RFID阅读器设计

    引 言 RFID 技术是从 20 世纪 80 年代走向成熟的一项自动识别技术，近年来发展十分迅速。 目前，在全世界，基于 RFID 技术的电子标签，使用已经 非常广泛了，这主要取决于它的特性，RFID 标签可以使用在几乎所有的物理对象上。RFID 技术在 工业自动化，物体跟踪，交通运输控制管理，防伪校园卡，电子钱包，行李标签，收费系统，医用装 置，电子物品的监控和军事用途等方面已经得到了广泛的应用。例如第二代居民身份证，使用基于 ISO/IEC4443-B 标准的 13.56 MHz 电子标签，该项…

  • 用CPLD和外部SRAM构成大容量FIFO的设计

    随着数字电视技术的进一步成熟，在视频服务器方面，利用支持软件丰富、运算速度不断提高、具有较高性能价格比的微机来代替昂贵的专用设备实现数字视频码流的复用具有一定的实际意义，但是一般的桌面操作系统定时不够精确、处理大量并发任务效率不高以及突发传送等问题影响了复用后码流的质量，为了保证复用后的码流可以均匀平滑地传送到调制器，还考虑到微机的工作效率，就需要用FIFO来进行码流的缓冲。如果FIFO的容量足够大，微机就可以通过DMA方式一次发送大量的数据，最后再经过FIFO的缓冲，按照预设频率均匀送出。 在其它许多实际应用中…

  • 红外动目标识别跟踪系统的DSP+FPGA实现

    与通用集成电路相比，ASIC芯片具有体积小、重量轻、功耗低、可靠性高等几个方面的优势，而且在大批量应用时，可降低成本。现场可编程门阵列（FPGA）是在专用ASIC的基础上发展出来的，它克服了专用ASIC不够灵活的缺点。与其他中小规模集成电路相比，其优点主要在于它有很强的灵活性，即其内部的具体逻辑功能可以根据需要配置，对电路的修改和维护很方便。DSP＋FPGA结构最大的特点是结构灵活，有较强的通用性，适于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统易于维护和扩展，适合于实时数字信号处理…

  • 异步时钟亚稳态及FIFO标志位的产生

    随着信息技术的飞速发展，特别是在二十世纪90年代以后，美国在南斯拉夫战争和两次海湾战争中成功地运用了电子战、信息战，以及近年来我国在航天航空事业方面的高速发展，使我国开始重视和发展信息技术。与此同时对高速、大容量、高可靠性的静态存储器的需求越来越多，对军用的数据存储器的设计也提出了更高的要求。目前军用计算机传输数据的最快方式——DMA方式的传输速率最大也只是在5Mbps以下。对于几十Mbps的超高速采样速率,往往是上一次数据还没有被计算机读取,下一次的采集过程就结束了。因此采用传统的计算机传输处理数据的方法…

  • 基于Verilog HDL的异步FIFO设计与实现

    在现代IC设计中，特别是在模块与外围芯片的通信设计中，多时钟域的情况不可避免。当数据从一个时钟域传递到另一个域，并且目标时钟域与源时钟域不相关时，这些域中的动作是不相关的，从而消除了同步操作的可能性，并使系统重复地进入亚稳定状态[1]。在有大量的数据需要进行跨时钟域传输且对数据传输速度要求比较高的场合，异步FIFO是一种简单、快捷的解决方案。 异步FIFO用一种时钟写入数据，而用另外一种时钟读出数据。读写指针的变化动作由不同的时钟产生。因此，对FIFO空或满的判断是跨时钟域的。如何根据异步的指针信号产生正确的空…